通用返回_RISCV入门基础：通用寄存器模型

最新推荐文章于 2024-08-05 20:57:13 发布
最新推荐文章于 2024-08-05 20:57:13 发布
阅读量3.6k 收藏 10
点赞数 2
文章标签： 通用返回
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39724287/article/details/112710181
版权
本文介绍了RISCV架构处理器的基础知识，包括32个整数寄存器（x0~x31）和浮点寄存器（f0~f31），其中x0是常数0。RISC-V的寄存器调用约定中，a0-a7和fa0-fa7用于参数传递，返回值主要通过a0、a1和fa0、fa1寄存器。此外，临时寄存器和保存寄存器在子程序调用中有特定的使用规则。文章还提及了RISC-V处理器设计的系列推文。
摘要由CSDN通过智能技术生成

    为了帮助无基础的童鞋们尽快跨入RISCV架构处理器设计的大门，本公众号将推出一个系列的入门基础推文，每次只涉及一到两个知识点，将覆盖RISCV架构的基础、verilog语言应用、modelsim仿真、FPGA实现、windows下集成应用软件等知识，由于本公众号需要覆盖本人的多门课程，要兼顾各方面童鞋，本系列不会每天更新，但至少每周更新一到两次，节假日和学院重大活动除外。faefb51b9855b1fb797a759907d08da2.png

RISCV(RV32)具有32个整数寄存器组(取名为：x0～x31)，其中31个是通用寄存器(x1～x31)，它们存储整数数值，寄存器x0是硬件连线的常数0。当你设计的RISCV架构处理器实现了浮点扩展时，还必须有32个浮点寄存器f0～f31。对于RV32，其x寄存器是32位宽度的，XLEN=32，对于RV64，它们是64位宽度的,XLEN=64。

c9298dca1cfccab84356180675234a2e.png

其中RISC-V寄存器调用约定如下图：

最低0.47元/天 解锁文章
weixin_39724287
关注
【RISC-V】寄存器及 PCS(过程调用标准)
tyustli
07-11 1699
为了确保函数的正确执行，需要保存这些寄存器的值，以便在函数执行完毕后能够恢复调用者原来的寄存器值。通过将这些寄存器的值保存到堆栈中，函数可以在执行期间使用堆栈空间来保存自己的局部变量和临时值，而不会覆盖调用者的寄存器值。具体来说，它将寄存器的值保存在栈指针(sp)指向的内存位置上，每个寄存器的值占据4个字节的空间。这段代码的作用是将之前保存在栈上的寄存器值恢复到相应的寄存器中，通常用于函数返回之前的清理工作。函数调用时需要保存这些寄存器的原因是为了保护调用者的寄存器值，以便函数执行时不会干扰调用者的代码。
7. 自制操作系统: risc-v 通用寄存器
Do one thing at a time, and do well.
03-07 3050
RISC-V基础ISA由31个用于保存整数值的通用寄存器x1-x31组成。寄存器x0固定连接到常数0。还有一个额外的用户可见程序计数器pc寄存器，它保存当前指令的地址。RISC-V没有定义一个特定的子例程返回地址链接寄存器，但它确实建议标准软件调用约定应该使用寄存器x1来存储调用的返回地址。这些寄存器的宽度由使用的RISC-V基变量定义。也就是说，对于RV32，寄存器是32位宽，对于RV64，寄存器是64位宽 调用惯例 在传统的RISC-V软件中，堆栈向下增长，堆栈指针总是16字节对齐。
【RISC-V】RISC-V寄存器
qq_43194080的博客
08-28 6533
【代码】【RISC-V】RISC-V寄存器简介。
【RISC-V设计-05】- RISC-V处理器设计K0A之GPR
最新发布
kearnchen的博客
08-05 702
介绍了通用寄存器组的RTL实现。
RISCV--汇编寄存器(32)
yuqian20122013的博客
01-26 2955
对于32位, XLEN=32,f开头的是浮点寄存器 其中： 临时变量是t0-t2，t3-t7 函数入口参数、返回值 a0-a1 函数入口参数：a2-a7 s0 /sp----保存寄存器 ; S2-s11 保存的寄存器 ra 返回地址 ；tp 线程指针 1 对于risc-v，编译器会尽可能的使用寄存器进行参数传递，有8个整数寄存器a0-a7,和8个浮点寄存器fa0-fa7 2 只有1个或者2个函数调用的返回值时，浮点返回值通过浮...
riscv寄存器各个地址含义
iterhuiの博客
05-25 8217
初学须知，寄存器地址的使用 注意点： x0是常量0， 可以拿来做数字使用 但千万不能将其本身进行更改 很有可能会导致崩溃 其他位置对号入座使用即可！ ...
全局中断_RISCV入门基础：RISCV架构的中断与异常(2)
weixin_39695672的博客
12-16 2928
我们介绍完中断异常后，将介绍RISCV的软件开发---->verilog硬件设计语言---->modelsim仿真---->安路科技的国产FPGA、高云的国产FPGA---->针对明年电子竞赛国赛专门设计的国产FPGA板子(riscv处理器实现、freertos移植、电机控制、常见的通信调制解调、图像采集识别、高速数据采集等内容)，我们将沿着这条主线以国产FPGA...
CPU实验之通用寄存器组_CPU底层设计_CPU实验之通用寄存器组_4321_
10-01
设计要求层次设计。底层的设计实体有 3 个：16 位寄存器，具有复位功能和 允许写功能；一个 2-4 译码器，对应寄存器写操作；一个 4 选 1 多路开关，负责 选择寄存器的读出。顶层设计构成一个完整的通用寄存器。
UVM：寄存器模型 应用
Starry__的博客
03-14 1837
目录1. 高可读性2. 多种验证方法2.1. 内建验证 reg_sequences部分源码禁止域名 uvm_resourece_db#(bit)::set()2.2. 手动验证随机化与set、update使用mirror维护 寄存器模型3. 快速获取 dut寄存器值3.1. 功能覆盖率 最后的一部分内容，我们讨论如何检查寄存器模型对不对，以及如何使用寄存器模型惠及验证平台， 1. 高可读性 这个优势是我们一开始就提出来的，也是显而易见的。 例如，没有寄存器模型时，我们的读写是这样式的： class mcd
riscv-probe:简单的机器模式程序可探查RISC-V控制和状态寄存器
05-25
riscv-probe是一种测试工具，旨在比较多个RISC-V模拟器和RISC-V硬件实现之间的CSR（控制和状态寄存器）。 riscv-probe包含libfemto，它是一个轻量级的裸机C库，符合POSIX.1-2017 / IEEE 1003.1-2017标准的简化版本...
RISC-V基础之函数调用（三）保留寄存器（包含实例）
欢迎交流！
08-03 1520
非保留寄存器，也称为临时寄存器，是指在函数调用中可以自由修改的寄存器，不需要保存和恢复。函数调用时，如果一个函数需要修改保留寄存器的值，那么它必须在修改前将它们保存到堆栈上，并在返回前将它们从堆栈上恢复。而如果一个函数只修改非保留寄存器的值，那么它就不需要保存和恢复它们，因为调用者不会再使用它们。如果一个函数需要修改保留寄存器的值，那么它必须在修改前将它们保存到堆栈上，并在返回前将它们从堆栈上恢复。而如果一个函数只修改非保留寄存器的值，那么它就不需要保存和恢复它们，因为调用者不会再使用它们。
RISC-V基础之函数调用（一）简单的函数调用（包含实例）
欢迎交流！
08-03 2401
主函数通过执行jal simple来调用simple函数，这个指令做了两件事：它跳转到目标指令的地址，即simple所在的地址（0x0000051C），并且把返回地址，即jal后面的指令的地址（在这个例子中是0x00000304）存储在返回地址寄存器（ra）中。在RISC-V程序中，惯例是调用者在进行函数调用前将最多八个参数放在寄存器a0到a7中，而被调用者在完成前将返回值放在寄存器a0中。RISC-V的约定是，函数使用a0到a7这八个寄存器来传递输入参数，其中a0是最左边的参数，a7是最右边的参数。
RISC-V基本介绍
热门推荐
lijianyi0219的博客
01-22 3万+
文章目录前言一、命名规范二、使用步骤1.引入库2.读入数据总结 前言 RISC-V作为目前大火的开源指令集架构有着自己的独特魅力，本文将对其基本情况进行介绍，给大家留一个初步印象。 关于指令集的概念大家可以参看： RISC-V念作 “risk-five”，代表着 Berkeley 所研发的第五代精简指令集。它是一款高质量、免许可证、开放的RISC ISA，是一套由RISC-V基金会维护的标准，适用于所有类型的计算系统。开源的RISC-V打破了ARM、x86架构的技术壁垒，便于开发者进行开发，目前国内外都
查看RISC-V版本的gcc中默认定义的宏
闲人的专栏
12-18 1704
有些时候我们在编写代码或者阅读开源项目时经常会遇到一些陌生的宏定义，在找遍所有源代码都没发现其在哪里被定义过，这时这些宏定义很可能是系统编译器自己定义的。 root@freedom-u540:~# gcc -v Using built-in specs. COLLECT_GCC=gcc COLLECT_LTO_WRAPPER=/usr/libexec/gcc/riscv64-oe-linux/11.2.0/lto-wrapper Target: riscv64-oe-linux Configured..
从零开始写riscv处理器（五）数据冒险：停顿与前递
weixin_45774715的博客
09-07 3794
数据冒险：无法提供指令所需数据而导致指令不能在预定的时钟周期内执行的情况。即一条指令的执行需要等待另一条指令执行完成后所产生的数据。
RISC-V特权级寄存器及指令文档
Pandacooker的博客
05-08 1万+
RISC-V特权级寄存器及指令文档 M态寄存器 1. ISA寄存器 misa（read-write） base域： 1.编码了内部支持的ISA宽度. 2.当重置时，总是设置为支持的最宽ISA extensions域： 功能： 1.编码了现有的标准扩展。依照每个字母一位的方式 ，第0位代表A，第25位代表Z。 保留位总返回0 2.重置时为最大的扩展集合 2. mstatus 寄存器 XLEN-bit read/write register 寄存器结构： 位描述： xIE域： 当硬件线程运行于x模式，
RSIC-V——指令集spec阅读笔记——向量扩展0.9
知识，既贵，又便宜。
11-09 1万+
rvv 是risc-v指令集中的向量扩展。
c语言编译器自带宏定义,【博文精选】如何向riscv-gcc中增加编译器内置宏
weixin_42467428的博客
05-18 654
原标题：【博文精选】如何向riscv-gcc中增加编译器内置宏riscv-gcc工具，有内置的一些宏参数。我们可以根据这些内置的宏参数，判断编译器的行为。一、查看gcc内置宏参数这里以芯来科技发布的riscv-nuclei-elf-gcc工具链为例。使用以下命令，可以得到该工具的内置宏参数：riscv-nuclei-elf-gcc -E -dM a.h | grep riscv可以得到如下的一些宏...
CPU设计——RISC-V指令集
weixin_45585462的博客
08-21 9457
RISC-V（英文发音为"risk-five"）架构主要由美国加州伯克利分校（简称伯克利）的Krste Asanovic教授和Yunsup Lee等开发人员于2010年发明。经过几年的发展，伯克利为RISC-V架构开发了完整的软件工具链以及若干开源的处理器实例（例如Pocket Core和BOOM Core），并且得到了计算机体系结构领域的泰斗David Patterson的大力支持。与大多数指令集架构相反，RISC-V指令集架构最大的特点就是开放。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值