开发板环境:vivado 2017.1 ,开发板型号xc7z020clg400-1,这里用的这个工程是“从新建工程到下载bit”这个工程里的流水灯,
这个工程没有用z-turn 板提供的时钟而且用ZYNQ核提供的时钟给到FPGA点亮LED灯。
Step1 这里是已经新建好的FPGA流水灯如下图所示
`timescale 1ns / 1ps
//
// Company:
// Engineer:
//
// Create Date: 2017/08/28 17:53:04
// Design Name:
// Module Name: user_led
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//
module user_led
(
i_rst_n,
led
);
input i_rst_n;
output [2:0] led;
wire i_clk;
reg [25:0]cnt;
reg flag;
design_1_wrapper u1 //将PS部分50M的时钟例化到PL中
(
.FCLK_CLK0(i_clk)
);
always@(posedge i_clk or negedge i_rst_n)
if(i_rst_n==1'b0)
cnt <= 26'd0;
else if(cnt==26'd49999999)
cnt <= 26'd0;
else
cnt <= cnt + 1'b1;
always@(posedge i_clk or negedge i_rst_n)
if(i_rst_n==1'b0)
flag <= 1'b0;
else if(cnt==26'd49999999)
flag <= ~flag;
assign led[0] = flag;
assign led[1] = flag;
assign led[2] = flag;
e