altera sdram ip 核 verilog_Zynq SDK 驱动探求（一）：ARM 核与外设的故事开始了

欢迎FPGA工程师加入官方微信技术群

Processor is ready. Configure programable logic.

---

在新专栏 Rapid TCP/IP on Zynq 中，将围绕 Xilinx Zynq 系列芯片，从 SDK 驱动，PS-PL 协同加速，嵌入式协议栈 LWIP 分析以及 TCP/IP 硬件加速等方面，一起探求可灵活配置，软件定义，硬件加速的 TCP/IP 协议栈的实现。

PS：题图就也用这张吧，觉得确实好看。

在专栏的首篇文章中，我们将从 Processor 处理器核和微处理器的概念辨析切入，为大家介绍 Zynq 外设相关的概念。

Zynq 出身自 FPGA 大厂 Xilinx，是赛灵思的一个产品系列。

区别于传统的 FPGA 系列产品，Zynq 芯片中除了 FPGA 逻辑资源以外，还包括了两个 ARM A9 硬核。

在嵌入式领域中，往往很容易将处理器核(Processor)和 微处理器 (单片机)搞混。

这里以大家熟悉的 STM32 为例，理清这个概念。(STM32 大家应该熟悉的吧)