ise 时钟约束_请教xilinx ise .ucf文件始时钟约束问题，如下看代码

源代码moduleda_board(//systemclockandsystemresetclk_66m_in,clk_200m_p,//osconboardclk_200m_n,clk_400m_p,//clk_400m_n,///ucf===TIMESPECTS_clk_66m_in=PERIOD...

源代码module da_board(

//system clock and system reset

clk_66m_in,

clk_200m_p, // osc on board

clk_200m_n,

clk_400m_p, //

clk_400m_n,///

ucf===

TIMESPEC TS_clk_66m_in = PERIOD "clk_66m_in" 15 ns;

TIMESPEC "TS_clk_pmc400m_p" = PERIOD "clk_pmc400m_p" 2.5 ns;

TIMESPEC "TS_clk_200m_p" = PERIOD "clk_200m_p" 5 ns;

1。这个“5ns”是指clk_200m_p管脚的输入时钟源的周期？

2.看了datasheet，感觉是上面这个意思，同时又有疑问了。板上的osc震荡器的频率和这个时钟源没有什么关系？xilinx自己会按照咱自己指定时钟周期，自动分出来？还是板上有这么个源晶振？

3.更令我迷糊的是工程里面还有一段程序，例化IP core DCM模块的输入时钟100MHz，这个100MHz肯定是板子上的晶振了吧？使用默认参数，M应该是4,D应该是1吧，代码如下

DCM_ADV #( .CLK_FEEDBACK("1X"), .CLKDV_DIVIDE(2.0), .CLKFX_DIVIDE(1),

.CLKFX_MULTIPLY(4), .CLKIN_DIVIDE_BY_2("FALSE"),

.CLKIN_PERIOD(10.000), .CLKOUT_PHASE_SHIFT("FIXED"),

这段代码输出时钟是100MHz乘上4=400MHz没问题吧？这个板上应该是有多个时钟晶振吧？有点晕乎……

展开