本文详细介绍了如何配置S32K144微控制器的时钟，以达到80MHz核心时钟和40MHz总线时钟的目标。通过选用外部8M晶振作为时钟源，调整System PLL的分频和倍频参数，确保VCO_CLK在320MHz内。同时，提供了具体的寄存器配置代码，包括时钟源设置、时钟分频和倍频配置、以及通过端口输出时钟进行验证的方法。
一般来说，时钟精度、稳定性取决于所采用的时钟源，就MCU S32K来说如内部振荡器SIRC，FIRC，128KLPO，外部晶振等，跟所使用的外设(FTM, LPIT，LPT，RTC等)和哪一路输出时钟(SYS_CLK，BUS_CLK，SPLLDVI1_CLK等)没有直接关系。
由于S32K144提供的时钟源和配置方法比较多，那么如何有效配置得到自己想要的时钟呢？
下面以S32K144为例，从时钟定义图开始，逐步介绍如何寻找S32K144时钟(CORE_CLK, BUS_CLK,)合适的配置方法，并根据测试方法验证配置是否有效。
0. 目标
输出目标
clock clock= 80MHz(以下MHz简称M)
bus clock=40MHz， Normal Mode(默认)
注意：只有支持105℃的部分S32K144型号，core clock才能支持到最高112M(HSRUN)，其他型号不论HSRUN模式，还是RUN模式，最高支持80M。
测试工具
PCB: S32K144EVB-Q100
IDE: S32DS for ARM 2018.R1
1.时钟定义
配置时钟先从学会看时钟分配图开始，会看图了，配置就成功了一半。
因为能实现目标的路径可能有多种，这里先选中一条配置路径，再判断是否可行(蓝色箭头+框)。
时钟源选择外部晶振8M，即SOSC=8M => SPLL时钟源 SPLL_CLK_SOURCE = SOSC = 8M，
2.确认内部时钟要求
CORE_CLK/ SYS_CLK 最高支持112M(HSRUN) , 80M(RUN)，目标@80M符合要求。
不过，BUS_CLK最高支持56M(HSRUN), 48M(RUN)，目标@40M符合要求。
3.确认外部晶振 8M
查看S32KEVB-Q100评估板原理图，知外部晶振8M => System PLL输入 SPLL_SOURCE=8M
4.确认System PLL分频及倍频
这里选择PREDIV=0, MULT=0b11000 (10进制： 24)
VCO_CLK=8M/(0+1) X (24+16) = 320MHz
SPLL_CLK=(VCO_CLK)/2 = 160MHz
最低0.47元/天 解锁文章
1640
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
