reg类型变量综合电路_基本门电路逻辑符号.doc

基本门电路逻辑符号.doc

1、基本门电路逻辑符号：1与门(And)或门(OR)非门(not)与非门(nand)或非门(nor) 与或非(xor)2、Quartus II是Altera公司新一代的EDA设计工具，由该公司早先的MAXPLUS II演变而来，3、Quartus II集成开发环境的设计流程 设计输入 约束输入 综合 布局布线 时序分析 仿真 器件编程与配置4、可编程逻辑器件PLD：低密度可编程逻辑器件(LDPLD)高密度可编程逻辑器件(HDPLD)5、EDA中文意思：电子设计自动化，由Electronic、Design、Automation。6、HDL中文意思：硬件描述语言，由Hardware、Description、Language。7、一个电路的HDL模块定义由：关键字module+名字开始，以endmodule结束8、一个电路的HDL模块声明由：模块名字和模块输入输出端口列表。9、模块的端口类型有：输入端口(input)、输出端口(output)、输入/输出双向端口(inout)。10、变量类型：wire线网型、 reg寄存器型、 memory寄存器型。11、由持续赋值语气Assign赋值的变量必须定义：Wire类型12、在Always过程语句中被赋值变量必须定义为：reg类型13、在模块的端口声明部分如何说明总线型多位信号的位宽。Wire[7:0] data；//说明一个8位数据总线data为wire型；Wire[31:0]adder；//说明一个32位地址总线adder为wire型。14、wire类型变量和reg类型变量差别是什么？ 除了表示组合逻辑电路中的连接线，reg型变量还可以在时序电路中对应具有状态保持作用电路元件，根本区别就在于：reg型变量在定义时默认的初始值为不定值x，在设计时要求放在always过程语句内部通过过程赋值语句赋予明确的值。如果寄存器变量没有得到新的赋值，它将一直保持原有的值不变。15、LED数码管中分为：共阴极和共阳极。16、阻塞式blocking的操作符 “ = ”非阻塞式non-blocking的操作符 “ <= ” 阻塞赋值和非阻塞赋值的基本区别是：阻塞赋值是顺序执行语句，而非阻塞赋值是并行执行语句。两种语句的含义不同，建模的应用也就不同。 17、2选1选择器 p20 2选1数据选择器 p64module A(P0,P1,S,F); inputP0,P1,S; output F; regF; always@( P0 OR P1 OR S) beginif(S==1’F=P0;elseF=P1; endendmodule 18、1对2数据分配器 p22module A(S,D,Y0,Y1); inputS,D; output Y0,Y1F; assign Y0=D*(~S); assign Y1=D*S;endmodule 19、三人表决器 p107module A(b1,b2,b3,u); input b1,b2,b3; output u; wire[1:0] B; assign B=b1+b2+b3; assign u=(B>=2)?1:0;endmodule 20、七段LED数码管显示电路 p163module qiduan(data_in,//七段数码管显示电路的输入，对应图2.1.4中的in3-in0，in3对应输入的高位data_out);//七段数码管显示电路的输出，对应图2.1.4中的g-a，g对应输出的高位input[3:0] data_in;//输入输出端口定义output[6:0] data_out;reg[6:0] data_out;//使用always建模组合逻辑需要定义输出为寄存器always@(data_in) //输入为data_inbegin case(data_in)//输入的不同情况 4'b0000: data_out = 7'b0111111; // 0 4'b0001: data_out = 7'b0000110; // 1 4'b0010: data_out = 7'b1011011; // 2 4'b0011: data_out = 7'b1001111; // 3 4'b0100: data_out = 7'b1100110; // 4 4'b0101: data_out = 7'b1101101; // 5 4'b0110: data_ou