reg类型变量综合电路_基本门电路逻辑符号.doc

基本门电路逻辑符号.doc

1、基本门电路逻辑符号：1与门(And)或门(OR)非门(not)与非门(nand)或非门(nor) 与或非(xor)2、Quartus II是Altera公司新一代的EDA设计工具，由该公司早先的MAXPLUS II演变而来，3、Quartus II集成开发环境的设计流程 设计输入 约束输入 综合 布局布线 时序分析 仿真 器件编程与配置4、可编程逻辑器件PLD：低密度可编程逻辑器件(LDPLD)高密度可编程逻辑器件(HDPLD)5、EDA中文意思：电子设计自动化，由Electronic、Design、Automation。6、HDL中文意思：硬件描述语言，由Hardware、Description、Language。7、一个电路的HDL模块定义由：关键字module+名字开始，以endmodule结束8、一个电路的HDL模块声明由：模块名字和模块输入输出端口列表。9、模块的端口类型有：输入端口(input)、输出端口(output)、输入/输出双向端口(inout)。10、变量类型：wire线网型、 reg寄存器型、 memory寄存器型。11、由持续赋值语气Assign赋值的变量必须定义：Wire类型12、在Always过程语句中被赋值变量必须定义为：reg类型13、在模块的端口声明部分如何说明总线型多位信号的位宽。Wire[7:0] data；//说明一个8位数据总线data为wire型；Wire[31:0]adder；//说明一个32位地址总线adder为wire型。14、wire类型变量和reg类型变量差别是什么？ 除了表示组合逻辑电路中的连接线，reg型变量还可以在时序电路中对应具有状态保持作用电路元件，根本区别就在于：reg型变量在定义时默认的初始值为不定值x，在设计时要求放在always过程语句内部通过过程赋值