tb文件 vivado_【参赛手记一】：学习Vivado开发流程

经过一番折腾终于把Vivado 2013.3安装完成了，并且在xilinx网站申请了试用Licenses，今天正式开始我的，Vivado使用之旅了。由于以前基本没有接触过FPGA的实际开发，因此上手Vivado对我来说还是有一定的难度的。

成功申请Licenses

下面就从熟悉Vivado流程开始，参考资料为ug888-vivado-design-flows-overview-tutorial.pdf文档。

vivado的开发流程基本上就是按照左侧的Flow Navigator进行的

图1：Vivado开发流程(Flow Navigator)

Vivado支持两种工程模式，一种是Project Mode另一种是Non-Project。Non-Project Mode类似于命令行模式。之所以有两种模式，是为了满足不同用户的需求。由于自我感觉桌面模式更人性化，因此我打算只学习Project Mode。下面的操作流程参照的是Vivado提供的ug888-vivado-design-flows-overview-tutorial.pdf文档。工程是基于Vivado提供的例程，工程文件可以在：\Xilinx\Vivado\2013.3\examples中找到。

一、创建工程文件，文件类型为RTL

1.选择创建RTL Project

2.为工程添加文件，文件目录为：/Vivado_Tutorial/Sources/hdl/

添加async_fifo.v, bft.vhdl, bft_tb