tb文件 vivado_Vivado2015.4使用教程（一个完成工程的建立）

最新推荐文章于 2024-05-04 19:45:53 发布

一一MIO一一

最新推荐文章于 2024-05-04 19:45:53 发布

阅读量1.4k

点赞数

文章标签： tb文件 vivado

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_33240461/article/details/113545054

版权

本教程详细介绍了如何使用Vivado2015.4创建一个Verilog HDL的流水灯工程。从新建项目、添加源文件、编写Verilog代码，到生成RTL图、添加测试文件、进行仿真，最后进行下板子的步骤，每个环节都有清晰的指导。通过这个教程，读者可以学习到Vivado的基本操作和FPGA设计流程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

双击桌面的vivado图标，(可能有点慢)

弹出主菜单界面，点击create new project

这是介绍界面，next~

添加好工程名，和工程位置，next~

选择rtl Project，next~

选择板卡型号，我这里使用的是A-7系列的basys3，用户根据自己的板卡型号自定义，next~

这一面是总结，finish~

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。