时序逻辑电路的设计
数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。
设计时序逻辑电路的一般步骤 同步时序逻辑电路的设计,一般可按以下步骤进行:1) 逻辑抽象,画出原始状态转换图或列出状态转换表。在此,需要确定三个问题:输入和输出变量的数目,状态的数目,状态之间的转换关系。2) 状态化简。如果在状态转换图中有两个以上状态,它们的输入相同,输出相同,转换到的次态也相同,则可称它们为等价状态。显然,等价状态在状态转换图中是重复的,可以合并为一个。所谓状态化简,就是将原始状态图(表)中的等价状态合并,建立最小的状态转换图,从而使存储电路结构简单。3) 状态分配。时序逻辑电路的状态是用触发器状态的不同组合来表示的,因此在进行状态分配之前,首先需要确定触发器的数目n