双 JK 触发器 74LS112 逻辑功能。真值表_数电实验 | 时序逻辑电路

实验仪器

• Multisim电路仿真
• 逻辑分析仪
• 函数发生器
• 单刀双掷开关
• 74LS73 双J-K触发器 3片
• 74LS175 四D触发器 1片
• 74LS160 十进制计数器 1片
• 74LS08 二输入端与门 1片
• 74LS00 二输入端与非门 2片
• 74LS04 二输入端或非门 1片

实验目的

1. 掌握组合逻辑电路的功能测试。
2. 验证半加器和全加器的逻辑功能。
3. 学会逻辑分析仪的使用方法。

实验原理

计数器是最典型的时序电路之一。它可对脉冲的个数进行计数。计数器的种类繁多，分类方法也有多种，例如，按进位数值来分类，可分为二进制计数器、二十进制器等；按计数器中触发器翻转的次序来分类，可以分为同步计数器和异步计数器；按计数过程中计数器数字的增减来分类，可以分为加法计数器、减法计数器和可逆计数器等。（具体参考数字电子技术理论部分第五章内容）

实验内容

1． 验证JK，D触发器的逻辑功能。

JK触发器：当J=K=0时，状态不变；当J=0，K=1时，二次状态为0；当J=1，K&#