fmax优化 逻辑_集成逻辑电路和无线功能

选自《化合物半导体》杂志文章，本刊不支持私自转载，尤其是不注明出处的非法刊登及相关商业用途。版权所有，违者必究！

材料来源：《化合物半导体》

为硅提供InGaAs沟道，改善了RF-CMOS的逻辑和高频性能。

Cezar Zota

Clarissa Convertino

lukas Czornomaz

 IBM苏黎世分部

---

数字革命定义了我们的时代。我们生活的信息时代是通过大量数据流得以实现，这些数据流通过海底通信电缆传输，通过高频电磁波编码，流入和流出计算机进行处理，现在的计算机借助数十亿个晶体管实现处理功能。今天，我们不仅理所当然地认为我们可以立即获得信息和社交网络，而且还可以持续改进所有这些技术。我们希望智能手机，笔记本电脑和个人电脑变得更快，更高效，并且能够以更高的速率实现连接。

根据Robert Dennard的扩展规律(登纳德缩放比例定律)，多年以来，计算机和小工具的发展与硅CMOS的小型化技术保持同步。这些规则确立了一种使硅晶体管小型化的方法，同时改善其性能并保持了芯片的功率密度。这是通过同时降低电源电压和关键晶体管的尺寸(例如栅极氧化物厚度和栅极长度)来实现的。

从20世纪60年代开始，Dennard扩展定律一直到本世纪初都持续运转很好。但最终，电子传输的物理极限已经追赶上了扩展速度，这是通过两个关键现象来单纯地阻止了现代晶体管的进一步缩小。

第一个是电源电压的降低，这可能是自相矛盾的，当导通电流保持在恒定电平时，电压降低将导致关断电流的增加，从而避免处理器时钟速率的降低。实际上，电源电压不能低于0.7V，这是目前最先进的硅CMOS finFET的值。

第二个现象是由于器件进入所谓的“准弹道机制”，这是一种载流子传输模式，电子在通过晶体管沟道时不会散射，由于这种机制将导致随着栅极长度缩小，导通电流的增加会减小。

这两种效应都对进一步缩小尺寸产生显著的影响。这将导致处理器时钟频率不在继续增加，该频率已经在3GHz左右徘徊了十多年。替代方案是，自2003年以来，晶体管尺寸的减小成为更高晶体管密度的关键，并使得多核处理器架构得以引入。

传统缩小尺寸范式失效的另一个影响，是预示了创新和材料科学驱动的发展时代。最近，新技术节点的推出已经不再是尺寸的减小，而是新器件概念和材料的引入。它们包括高κ电介质，应变硅和SiGe，以及finFET器件架构。

III-V族材料能力