ip打包后如何加入 xilinx_【原创】Xilinx：K7 DDR3 IP核配置教程

肖肖肖 明德扬FPGA科教

本文为明德扬原创文章，转载请注明出处！

MIG IP控制器是Xilinx为用户提供的一个用于DDR控制的IP核，方便用户在即使不了解DDR的控制和读写时序的情况下，也能通过MIG IP控制器读写DDR存储器。

一、新建工程

在Vivado环境里新建一个项目，可取名为 ddr3_test。

这里的芯片型号各位可以根据需要选择，我们选择的是：xc7k325tffg900-1（如下图所示）：

点击“Finish”结束工程的建立：

二、进入IP核配置界面

在Vivado