NVIC概览
正如前文已经多次提到的,向量中断控制器,简称NVIC,是Cortex‐M3不可分离的一部分,它与CM3内核的逻辑紧密耦合,有一部分甚至水乳交融在一起。NVIC与CM3内核同声相应,同气相求,相辅相成,里应外合,共同完成对中断的响应。NVIC的寄存器以存储器映射的方式来访问,除了包含控制寄存器和中断处理的控制逻辑之外,NVIC还包含了 MPU的控制寄存器、SysTick定时器以及调试控制等设备。
NVIC共支持1至240个外部中断输入(通常外部中断写作 IRQs)。具体的数值由芯片厂商在设计芯片时决定。此外,NVIC还支持一个“永垂不朽”的不可屏蔽中断(NMI)输入。NMI的实际功能亦由芯片制造商决定。在某些情况下,NMI无法由外部中断源控制。NVIC的访问地址是0xE000_E000。所有NVIC的中断控制/状态寄存器都只能在特权级下访问。不过有一个例外——软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制/状态寄存器均可按字/半字/字节的方式访问。此外,有几个中断屏蔽寄存器也与中断控制密切相关,它们是“特殊功能寄存器”,只能通过 MRS/MSR及 CPS 来访问。
中断配置基础
每个外部中断都在NVIC的下列寄存器中“挂号”:
- 使能与除能寄存器
- 悬起与“解悬”寄存器
- 优先级寄存器
- 活动状态寄存器
另外,下列寄存器也对中断处理有重大影响
- 异常掩蔽寄存器(PRIMASK, FAULTMASK 以及 BASEPRI)
- 向量表偏移量寄存器
- 软件触发中断寄存器
- 优先级分组位段
中断的使能与除能
中断的使能与除能分别使用各自的寄存器来控制,CM3中可以有240对使能位/除能位,每个中断拥有一对。这240个对子分布在8对32位寄存器中。使能一个中断,需要写1到对应 SETENA 的位中;除能一个中断,需要写1到对应的CLRENA位中;如果往它们中写0,不会有任何效果。通过这种方式,使能/除能中断时只需把“当事位”写成1,其它的位可以全部为零。不再需要读‐改‐写的操作步骤。
SETENA位和CLRENA位可以有240对,对应的32位寄存器可以有8对,因此使用数字后缀来区分这些寄存器,如SETENA0, SETENA1…SETENA7,如下表所示。SETENA/CLRENA 可以按字/半字/字节的方式来访问。又因为前16个异常已经分配给系统异常,故而中断0的异常号是 16。
中断的悬起与解悬
如果中断发生时,正在处理同级或高优先级异常,或者被掩蔽,则中断不能立即得到响应。此时中断被悬起。中断的悬起状态可以通过“中断设置悬起寄存器(SETPEND)”和“中断悬起清除寄存器(CLRPEND)”来读取,还可以写它们来手工悬起中断。悬起寄存器和“解悬”寄存器也可以有8对,其用法和用量都与前面介绍的使能/除能寄存器完全相同,SETPEND/CLRPEND 寄存器族如下表所示。
优先级寄存器
每个外部中断都有一个对应的优先级寄存器,每个寄存器占用8位,但是允许最少只使用最高3位。4个相临的优先级寄存器拼成一个32位寄存器。如前所述,根据优先级组设置,优先级可以被分为高低两个位段,分别是抢占优先级和亚优先级。优先级寄存器都可以按字节访问,当然也可以按半字/字来访问。优先级寄存器如下表所示。
活动状态
每个外部中断都有一个活动状态位。在处理器执行了其ISR的第一条指令后,它的活动位就被置1,并且直到ISR返回时才硬件清零。由于支持嵌套,允许高优先级异常抢占某个ISR。然而,哪怕一个中断被抢占,其活动状态也依然为1。活动状态寄存器的定义,与前面讲的使能/除能和悬起/解悬寄存器相同,只是不再成对出现。它们也能按字/半字/字节访问,但他们是只读的,寄存器如下表所示。
PRIMASK 与 FAULTMASK 特殊功能寄存器
PRIMASK用于除能在NMI和硬fault之外的所有异常,它有效地把当前优先级改为 0(可编程优先级中的最高优先级)。该寄存器可以通过MRS和MSR以下例方式访问:
- 关中断
MOV R0, #1
MSR PRIMASK, R0
- 开中断
MOV R0, #0
MSR PRIMASK, R0
此外,还可以通过CPS指令快速完成上述功能:
CPSID i ;关中断
CPSIE i ;开中断
FAULTMASK更绝,它把当前优先级改为‐1。这么一来,连硬fault都被掩蔽了。使用方案
与PRIMASK的相似。但要注意的是,FAULTMASK会在异常退出时自动清零。
BASEPRI寄存器
在更精巧的设计中,需要对中断掩蔽进行更细腻的控制——只掩蔽优先级低于某一阈值的中断——它们的优先级在数字上大于等于某个数。那么这个数存储在哪里?就存储BASEPRI中。不过,如果往BASEPRI中写0,则另当别论——BASEPRI将停止掩蔽任何中断。例如,如果你需要掩蔽所有优先级不高于0x60的中断,则可以如下编程:
MOV R0, #0x60
MSR BASEPRI, R0
如果需要取消 BASEPRI 对中断的掩蔽,则示例代码如下:
MOV R0, #0
MSR BASEPRI, R0
其它异常的配置寄存器
用法fault,总线fault以及存储器管理fault都是特殊的异常,它们的使能控制是通过“系统Handler控制及状态寄存器(SHCSR)”(地址:0xE000_ED24)来实现的。各种faults的悬起状态和大多数系统异常的活动状态也都在该寄存器中,寄存器如下表所示。
对于NMI、SysTick定时器以及PendSV,可以通过此ICSR(中断控制及状态寄存器)寄存器手工悬起它们。另外,在该寄存器中,有好多位段都用于调试目的。在大多数情况下,它们对于应用软件都没有什么用处,只有悬起位对应用程序常常比较有参考价值,如下表所示。
软件中断
软件中断,包括手工产生的普通中断,能以多种方式产生。最简单的就是使用相应的SETPEND寄存器;而更专业更快捷的作法,则是通过使用软件触发中断寄存器STIR,STIR寄存器列表如下图所示。
注意:系统异常(NMI,faults,PendSV等),不能用此法悬起。而且缺省时就不允许用
户程序改动NVIC寄存器的值。如果确实需要,必须先在NVIC的配置和控制寄存器
(0xE000_ED14)中,把比特1(USERSETMPEND)置位,才能允许用户级下访问NVIC的STIR。
SysTick定时器
SysTick定时器被捆绑在NVIC中,用于产生SYSTICK异常(异常号:15)。在以前,大多操
作系统需要一个硬件定时器来产生操作系统需要的滴答中断,作为整个系统的时基。例如,
为多个任务许以不同数目的时间片,确保没有一个任务能霸占系统;或者把每个定时器周期
的某个时间范围赐予特定的任务等,还有操作系统提供的各种定时功能,都与这个滴答定时
器有关。因此,需要一个定时器来产生周期性的中断,而且最好还让用户程序不能随意访问
它的寄存器,以维持操作系统“心跳”的节律。
有4个寄存器控制SysTick定时器,如下表所示。