![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
VHDL
酒德麻鹅
我在讲代码的事时,代码就像一座时钟一样走着
展开
-
使用X-HDL对VHDL/Verilog相互转换的简单教程
1.下载后先运行X-HDL-4.2.1-Setup.exe文件,选择安装路径,注意路径中不要有中文。2.运行crack_xhdl_4.2.1.exe文件,选择刚刚你安装XHDL的路径下的\bin文件夹,点击next—finish,出现success代表破解成功。3.可能会要求你重启电脑,这时候同意重启就好了。4.重启之后运行X-HDL。5.可以选择VHDL转Verilog或Verilog转...原创 2019-12-07 17:20:36 · 12044 阅读 · 18 评论 -
基于有限状态机的自动售货机控制电路
1、该售货机的功能为每件商品25元,投入总金额大于25元时可找回零钱。(如图为状态转移图)2、使用VHDL实现library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity veding_machine is port(clk,rst: in std_logic; nickel_in,dime_in,quarter_in : in std_logic;...原创 2019-10-17 15:22:13 · 1913 阅读 · 0 评论 -
VHDL逐级进位加法器
关于逐级进位加法器:VHDL实现:library IEEE;use IEEE.STD_LOGIC_1164.ALL;entity adder_cripple is generic(n:integer:=4); port( a,b:in std_logic_vector(n-1 downto 0); cin: in std_logic; s:out std_logic_vect...原创 2019-10-11 21:12:29 · 740 阅读 · 0 评论 -
VHDL基础——VHDL基本单元
vhdl基本单元一.实体:描述模块的外部特征,描述外部接口和接口的特征二.构造体:用构造体对实体内部实现做更详细的描述。一个实体声明可以有多个构造体。三.包集合:用于存储在工程设计中需要反复用到的常量定义、数据类型定义、子类型定义、子程序、函数声明。四.库一.实体:描述模块的外部特征,描述外部接口和接口的特征entity 实体名称 is port();end实体名称;1.端口端口...原创 2019-09-22 16:22:39 · 1012 阅读 · 0 评论 -
VHDL8位除法器
使用VHDL语言编写的8位除法器,编译软件为ISE14.7,编译无误,有详细注释,适合初学者学习。原创 2019-09-23 10:50:49 · 2809 阅读 · 1 评论 -
VHDL加法器
什么是加法器:在电子学中,加法器(英语:adder)是一种用于执行加法运算的数字电路部件,是构成电子计算机核心微处理器中算术逻辑单元的基础。在这些电子系统中,加法器主要负责计算地址、索引等数据。除此之外,加法器也是其他一些硬件,例如:二进制数乘法器的重要组成部分。尽管可以为不同计数系统设计专门的加法器,但是由于数字电路通常以二进制为基础,因此二进制加法器在实际应用中最为普遍。在数字电路中,二进...原创 2019-10-11 10:01:54 · 3204 阅读 · 0 评论 -
VHDL有符号比较器
功能:a,b输入8位有符号数;x1,x2,x3输出结果,若a>b,输出100;若a<b输出001,a=b输出010。代码实现:sign_compare.vhd-------------------------------------------------------library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD...原创 2019-10-11 17:02:05 · 2088 阅读 · 0 评论