【笔记】PCIe TLP Header 中的常见 Feild 及其释义

已于 2023-05-09 19:38:39 修改
阅读量2.3k 收藏 29
点赞数 8
分类专栏： PCIe 协议 文章标签： pcie
于 2023-01-04 08:41:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40357487/article/details/128538065
版权

🔥点击查看精选 PCIe 系列文章🔥
🔥点击进入【芯片设计验证】社区，查看更多精彩内容🔥

📢 声明：

  • 🥭 作者主页：【MangoPapa的CSDN主页】。
  • ⚠️ 本文首发于CSDN，转载或引用请注明出处 https://mangopapa.blog.csdn.net/article/details/128538065。
  • ⚠️ 本文为非盈利性质，目的为 个人学习记录 及 知识分享。因个人能力受限，存在协议解读不正确的可能。若您参考本文进行产品设计或进行其他事项并造成了不良后果，本人不承担相关法律责任。
  • ⚠️ 若本文所采用图片或相关引用侵犯了您的合法权益，请联系我进行删除。
  • 😄 欢迎大家指出文章错误，欢迎同行与我交流 ~
  • 📧 邮箱：mangopapa@yeah.net

为了便于日常分析 TLP 日志，特此记录 TLP Header 中的常见 Feilds 及其释义，供个人查阅及诸位参考。

FieldsDescription
Fmt[2:0]Format，指示 Header 的格式，是否为 TLP Prefix，Header 的长度 3DW/4DW，是否携带 Data Payload 等，仅在 Non-Flit Mode 时有效。
Type[4:0]@NFM
Type[7:0]@FM		用以指示 TLP 的类型。
Len[9:0]Length，用以指示当前 TLP 的 Data Payload 长度，仅对带有 Data Payload 的 TLP 有效， 单位为 DW。
Attr[2:0]Attributes，通过该字段提供附加信息给接收端，告知接收端采用非默认方式来处理当前 TLP，常用于 TLP 排序、Snoop 硬件一致性管理等方面。
Requester ID[15:0]Request TLP 中 Transaction ID 的组成部分，请求者的 ID，包括 Bus Number、Device Number 及 Function Number。
Completer ID[15:0]Completion TLP 中 Transaction ID 的组成部分，完成者的 ID，包括 Bus Number、Device Number 及 Function Number。
Tag[9:0]@NFM
Tag[13:0]@FM		Transaction ID 的组成部分，用以 Request Outstanding。
TC[2:0]Traffic Class，PCIe QoS 相关，用以指示 Transaction 的服务优先级。
TD[0:0]TLP Digest，用以指示 TLP 末尾的 Digest 字段是否含有 ECRC。仅用于 NFM。FM 的 ECRC 相关指示放在了 TS。
TS[2:0]Trailer Size，用以指示该 TLP 是否存在 Trailer 并指示 Trailer Size，仅用于 Flit Mode。
First DW BE[3:0]First DW Byte Enables，用以指示当前 TLP Data Payload 中第一 DW 中的有效 Byte。
Last DW BE[3:0]Last DW Byte Enables，用以指示当前 TLP Data Payload 中末尾 DW 中的有效 Byte。
BC[11:0]Byte Count，用以指示为完成当前 Request 所剩余的 Data Payload Byte 数目。
BCM[0:0]Byte Count Modified，用以指示 Byte Count 字段是否被修改，仅用于 PCI-X Completer/Bridge，PCIe Completer/Bridge 不能设置该位。BCM 仅在 Non-Flit Mode 时有效，Flit Mode 没有 BCM。
EP[0:0]Error Poisoned，PCIe E2E 数据完整性相关，用以指示当前 TLP 的 Data Payload 被污染。
AT[1:0]Address Type，一般用于 ATS，仅对 Memory Read TLP 有效，用以指示当前地址的类型，00b Untranslated，01b Translation Request，10b Translated，11b Reserved。
Message Code[7:0]Message 编码，用以指示当前 Message 为哪种 Message。
Message Routing[2:0]该 Field 位域 Type 中，用以指示当前 Message 的路由信息。对于 Message TLP，其 Type[2:0] 用以指示 Message Routing 信息，000b 路由到 RC，001b 根据地址路由，010b 根据 ID 路由，011b 来自 RC 的广播消息，100b 至于本端 Rx 的消息，101b 仅用于 PME_TO_Ack，收集并路由到 RC，110~111b Reserved。
CS[2:0]Completion Status，在 Completion TLP 中指示 Completion 完成状态
TH[0:0]TLP Hints，用以指示 TLP Header 中是否含有 TPH 及 TPH TLP Prefix。
参考《PCIe TPH (TLP Processing Hints) 介绍》
PH[1:0]Processing Hints，位于 Address[1:0] 所在位置，TH=1 时 PH 有效，用以提供较粗粒度的 Processing Hints 控制能力。
ST[15:0]Steering Tag，对 TPH Hint 作更详细的分类，用以提供较细粒度的 Processing Hints 控制能力。ST[7:0] 位于 TLP Header，ST[15:8] 位于 TPH TLP Prefix。
Address[31/63:2]地址
LA[6:0]Lower Address，一般用于 Memory Read 的 Completion TLP 中，用以指明当前 Completion 所携带 Data Payload 的起始 Byte 地址。
OHC[4:0]Orthogonal Header Content，正交头内容，用以来指示其后是否存在 OHC、是何种 OHC，是 PCIe Flit Mode 下新加的一个 TLP 字段。
PV[0:0]PASID Valid，用于 Flit Mode。
PASID[19:0]Process Address Space ID，跟 Requester ID 一起作为 Request TLP 渎职空间的唯一标识。Non-Flit Mode 时位于 TLP Prefix 中，Flit Mode 时位于 OHC 文本中。
ER[0:0]Execute Request，仅在 PV=1 时有效。
PMR[0:0]Privileged Mode Request，仅在 PV=1 时有效。
NW[0:0]No Write，仅用于 Translation Request，用以指示当前地址不可写。
HV[1:0]Hints Valid，出现于 Flit Mode，用以指示 PH 及 ST 相关字段是否有效。
AV[0:0]AMA Valid，出现于 Flit Mode，用以指示 AMA 字段是否有效。
AMA[2:0]ATS Memory Attributes，出现于 Flit Mode，为优化 Memory 或 Cache 性能提供 Hints。
RSV[0:0]Requester Segment Valid，出现于 Flit Mode。
Requester_Segment[7:0]Flit Mode 时，用以指示 Requester 所在的 Hierarchy，位于 OHC-C 中。
DSV[0:0]Destination Segment Valid，出现于 Flit Mode。
Destination_Segment[7:0]Flit Mode 时，用以指示 ID 路由的 TLP 的 Detination 所在的 Hierarchy，位于 OHC-A3/A4/A5 中。
Completer_Segment[7:0]Flit Mode 时，用以指示 Conpleter 所在的 Hierarchy，位于 OHC-A5 中。
PR_Sent_Counter[7:0]应用于 IDE TLP。
Stream_ID[7:0]用以指示 IDE Stream 的 Stream ID。
Sub-Stream[3:0]用以指示 Sub-stream。
P[0:0]IDE TLP 中用以指示当前 TLP 包含 PCRC。
M[0:0]IDE TLP 中用以指示当前 TLP 包含 MAC。
K[0:0]IDE TLP 中用以指示当前 TLP 包含 Key 设置。
T[0:0]IDE TLP 中用以指示当前 TLP 源于可信的运行环境。

参考

  1. PCI Express Base Spec 6.0

— END —

🔥 精选往期 PCIe 协议系列文章🔥

⬆️ 返回顶部 ⬆️

5.PCIe协议分析3-PCIe TLP包详解1
一个早起的程序员
02-28 5221
《PCIE协议分析3-PCIE TLP包详解》会分以下两篇博客来讲解： PCIE协议分析3-PCIE TLP包详解1 PCIE协议分析3-PCIE TLP包详解2 一、回顾 上一节我们讲解了PIO XAPP1052 XDMA三者联系和区别，大家具体知道了PIO XAPP1052 XDMA实现的基本功能后，就可以进入本节。 二、PCIE TLP简介 Host与PCIe设备之...
PCIe中的Message
一个早起的程序员
06-05 6091
PCIe中的Message主要是为了替代PCI中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。所有的Message请求采用的都是4DW的TLP Header，但是并不是所有的空间都被利用上了，例如有的Message就没有使用Byte8到Byte15的空间。 Message请求的TLP Header格式如下图所示： 上面的表格中提到了，Message主要有九个...
PCie协议之-TLP Header详解（一）
Summer的博客
05-14 4191
在PCIe通信过程中，事务层数据包（Transaction Layer Packets，简称TLP）扮演着非常重要的角色。TLP用于在设备之间传递数据和控制信息，它们是PCIe的基本信息传输单元。TLP可分为几个部分，最核心的是TLP Header，它负责携带有关数据包的关键信息，包括数据包类型、长度以及传输方向等等。
PCIE6.0协议学习小记-Flit_Mode
最新发布
code_aJack的博客
03-07 1103
PCIE6.0学习
PCIe扫盲——TLP Header详解（一）
kunkliu的博客
07-02 8712
转载地址：http://blog.chinaaet.com/justlxy/p/5100053352 事务层包（TLP）的一般格式如下图所示： 前面的文章介绍过，TLP Header为3DW或者4DW，Data Payload为1-1024DW，最后的TLPDigest（ECRC）是可选的，为1DW。 TLP Header在整个TLP的位置如下图所示，需要注意的是，TLP Header...
PCIe协议之-TLP Header详解（二）
Summer的博客
05-15 2066
在PCIe中，存在几种不同类型的请求，主要包括IO(Request)请求、存储器(Request)请求和配置(Request)请求。这些请求类型允许CPU与连接在PCIe总线上的设备进行通信和控制。
PCIe扫盲——TLP Header详解（四）
kunkliu的博客
07-02 1830
转载地址：http://blog.chinaaet.com/justlxy/p/5100053463 PCIe中的Message主要是为了替代PCI中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。所有的Message请求采用的都是4DW的TLP Header，但是并不是所有的空间都被利用上了，例如有的Message就没有使用Byte8到Byte15的空间。 Message请...
PCIe协议之-TLP Header详解（三）
Summer的博客
05-17 1441
一个读请求可能会对应多个CplD（因为4KB的地址边界问题，以及RCB的限制），但是返回的总的数据量应当与请求的数据量保持一致，否则可能会出现Completion Timeout的错误；· 当任何非配置请求的Completion中的状态码为CRS时，都会被认为是非法的，并被认为是Malformed TLP；👉Tag： 这与最初的Memory Read TLP中的Tag字段相对应，它是为了匹配Completion与它所完成的原始请求。说明: 这表明请求被成功完成，没有错误发生。
PCIe协议之-TLP Header详解（四）
Summer的博客
05-20 1904
PCIe中的Message主要是为了替代PCI中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。所有的Message请求采用的都是4DW的TLP Header，但是并不是所有的空间都被利用上了，例如有的Message就没有使用Byte8到Byte15的空间。Message请求的TLP Header格式如下图所示：下面将分别进行介绍一下，· 数据有效负载可能包含也可能不包含在任一类型中。· 2. 消息通过Vendor ID 字段进行区分。
PCIe扫盲——TLP Header详解（二）
justlxy的博客
05-14 739
下面用几个具体的例子来讲解TLP Header的格式与作用。因为内容较多，所以分为多篇文章分别进行介绍。第一篇（即本文）介绍IO Request、Memory Request和Configuration Request。第二篇文章（即TLP Header详解三）介绍Completion ，第三篇文章（即TLP Header详解四）介绍Message Request。 IO Request IO Request的TLP Header的格式如下图所示： Memory Request Memo
PCIe的TLP(Transaction Layer Packet)结构
热门推荐
坚持
07-24 2万+
无论Request TLP，还是作为回应的Completion TLP，它们模样都差不多： 图5.1 TLP主要由三部分组成：Header，Data和CRC。TLP都是生于发送端的事务层(Transaction Layer)，终于接收端的事务层。 每个TLP都有一个Header，跟动物一样，没有头就活不了，所以TLP可以没手没脚，但不能没有头。事务层根据上层请求内容，生成TLP Head...
【PCIe】TLP结构与配置空间
pannlz的博客
03-08 1924
介绍pcie的TLP结构与配置空间
【毅力挑战】PCIe 每日一问一答（2022.11 已归档）
MangoPapa
12-14 4221
【毅力挑战】PCIe 每日一问一答（2022.11 归档）
硬件学习（第七章）
m0_57270754的博客
03-04 1338
PCIE总线介绍
pcie tlp与dma
09-11
PCIe TLP（Transaction Layer Packet）和DMA（Direct Memory Access）是计算机硬件通信和内存操作中两个重要的概念。 PCIe TLP是PCI Express总线协议中的一种数据包格式，用于在PCI Express设备之间传输数据。PCI Express总线是一种高速串行计算机扩展总线标准，用于连接计算机的主板和各种硬件设备。TLP由事务层生成，封装了各种请求和响应，如内存读写请求、I/O操作请求等。事务层负责确保数据的完整性和顺序。 DMA是一种允许硬件子系统直接访问系统内存的技术，而不需要CPU介入数据传输过程。这样可以减少CPU的工作负担，提高数据传输的效率。在PCI Express等高速总线中，DMA通常被用来实现数据的快速移动，尤其是在网络、存储和高性能计算等领域。 PCIe TLP和DMA经常结合使用，以实现高效的数据传输。例如，当一个PCIe设备需要从系统内存中读取或写入大量数据时，它可以通过发送DMA读写请求，而这些请求以TLP的形式在PCIe总线上被传输。DMA控制器处理这些请求，直接在内存和外设之间传输数据，而无需CPU参与数据的每一步复制。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MangoPapa

请作者喝瓶可乐吧

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值