1.点击file-new project wizard新建工程，工程名字为“lab3”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL”,再点击finish完成工程的创建。
2.点击file-new新建verilog HDL file，输入程序代码，已“eighteencout”的名字保存，如图所示：
然后右键“eighteen.v”，选择“create symbol files for current file”为工程创建符号。
3.点击file-new新建bdf文件，选择器件连接，并以“count18.bdf”的名字保存，如图：
4.将已准备好的文本文档（pin引脚文件）通过assignments-impo
本文档详细介绍了如何使用FPGA（Field-Programmable Gate Array）进行18进制计数器的设计。从创建工程开始，包括选择EP1C2Q24C8芯片，设置ModelSim-Altera仿真工具，编写Verilog HDL代码，创建符号文件，设计BDF文件，导入引脚配置，直至进行编译和仿真操作，每一步骤都有清晰的图文说明，确保读者能成功实现18进制计数器的功能验证。
最低0.47元/天 解锁文章
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
