MSP432时钟系统CS

MSP432共有六个时钟源，五个时钟，下面分别由我来介绍一下

时钟源分别有以下几个

LFXTCLK:低频振荡器(LFXT)，可与低频32768-Hz手表配套使用，晶体，标准晶体，谐振器，或外部时钟源在32千赫或以下的范围。当在旁路模式下，LFXTCLK可以由32 khz或以下的外部方波信号驱动的范围内。

HFXTCLK:高频振荡器(HFXT)，可与1-MHz至48-MHz范围内的标准晶体或谐振器一起使用。在旁路模式下，HFXTCLK可以通过外部方波信号驱动。

DCOCLK:内部数字控制振荡器(DCO)，默认频率为可编程频率和3 mhz频率。

VLOCLK:内部极低功率低频振荡器(VLO)，典型频率为9.4 khz

REFOCLK:内部低功率低频振荡器(REFO)，可选择32.768 kHz或128- kHz的典型频率

MODCLK: 25 mhz典型频率的内部低功率振荡器

SYSOSC: 5 mhz典型频率的内部振荡器

时钟一共有5个，分别是

ACLK:辅助时钟。ACLK软件可选为LFXTCLK、VLOCLK或REFOCLK。ACLK可以被1、2、4、8、16、32、64或128除。ACLK是一款可由各个外围模块选择的软件。ACLK的最大工作频率为128khz。

MCLK:主时钟。MCLK软件可选为LFXTCLK, VLOCLK, REFOCLK, DCOCLK，MODCLK或HFXTCLK。MCLK可以除以1、2、4、8、16、32、64或128。MCLK是由CPU和外设模块接口，以及一些外设模块直接使用的接口。

HSMCLK:子系统主时钟。HSMCLK软件可选为LFXTCLK, VLOCLK，
REFOCLK, DCOCLK, MODCLK, HFXTCLK。HSMCLK可以除以1、2、4、8、16、32、64或128。
HSMCLK是可由单个外围模块选择的软件。

SMCLK:低速子系统主时钟。SMCLK使用HSMCLK时钟资源选择作为其时钟资源。SMCLK可以独立于HSMCLK除以1、2、4、8、16、32、64或128. SMCLK的频率限制为HSMCLK额定最大频率的一半。SMCLK是可由单个外围模块选择的软件。

BCLK:低速备份域时钟。BCLK软件可选为LFXTCLK和REFOCLK和主要用于备份域。BCLK的最大频率限制为32.768 kHz。

VLOCLK、REFOCLK、LFXTCLK、MODCLK和SYSCLK是来自时钟模块。其中一些不仅可以作为各种系统时钟的资源，而且可以也可直接用于各种外设模块。

LFXT振荡器支持使用32768-Hz手表晶体的超低电流消耗。一块手表晶振连接到LFXIN和LFXOUT，需要在两端都有外部电容。这些电容器的尺寸应根据晶体或谐振的规格而定。不同的晶体或通过选择适当的LFXTDRIVE设置，LFXT支持谐振器。LFXT引脚与通用I/O端口共享。在power up时，默认操作是LFXT晶体操作。但是，在配置与LFXT共享的端口之前，LFXT一直处于禁用状态LFXT操作。共享I/O的配置由与LFXIN关联的PSEL位决定LFXTBYPASS位。设置PSEL位会导致为LFXIN和LFXOUT端口进行配置LFXT操作。如果还设置了LFXTBYPASS，则将LFXT配置为旁路操作模式与LFXT相关的振荡器关闭电源。在旁路操作模式下，LFXIN可以接受外部方波时钟输入信号和LFXOUT配置为通用I/O。PSEL与LFXOUT相关的位是一个不相连的位。如果清除与LFXIN关联的PSEL位，则LFXIN和LFXOUT端口都配置为通用I/O，禁用LFXT。

作者：Graperfruit
来源：CSDN
原文：https://blog.csdn.net/JJ15727740975/article/details/86252044
版权声明：本文为博主原创文章，转载请附上博文链接！MSP432共有六个时钟源，五个时钟，下面分别由我来介绍一下

时钟源分别有以下几个

LFXTCLK:低频振荡器(LFXT)，可与低频32768-Hz手表配套使用，晶体，标准晶体，谐振器，或外部时钟源在32千赫或以下的范围。当在旁路模式下，LFXTCLK可以由32 khz或以下的外部方波信号驱动的范围内。

HFXTCLK:高频振荡器(HFXT)，可与1-MHz至48-MHz范围内的标准晶体或谐振器一起使用。在旁路模式下，HFXTCLK可以通过外部方波信号驱动。

DCOCLK:内部数字控制振荡器(DCO)，默认频率为可编程频率和3 mhz频率。

VLOCLK:内部极低功率低频振荡器(VLO)，典型频率为9.4 khz

REFOCLK:内部低功率低频振荡器(REFO)，可选择32.768 kHz或128- kHz的典型频率

MODCLK: 25 mhz典型频率的内部低功率振荡器

SYSOSC: 5 mhz典型频率的内部振荡器

时钟一共有5个，分别是

ACLK:辅助时钟。ACLK软件可选为LFXTCLK、VLOCLK或REFOCLK。ACLK可以被1、2、4、8、16、32、64或128除。ACLK是一款可由各个外围模块选择的软件。ACLK的最大工作频率为128khz。

MCLK:主时钟。MCLK软件可选为LFXTCLK, VLOCLK, REFOCLK, DCOCLK，MODCLK或HFXTCLK。MCLK可以除以1、2、4、8、16、32、64或128。MCLK是由CPU和外设模块接口，以及一些外设模块直接使用的接口。

HSMCLK:子系统主时钟。HSMCLK软件可选为LFXTCLK, VLOCLK，
REFOCLK, DCOCLK, MODCLK, HFXTCLK。HSMCLK可以除以1、2、4、8、16、32、64或128。
HSMCLK是可由单个外围模块选择的软件。

SMCLK:低速子系统主时钟。SMCLK使用HSMCLK时钟资源选择作为其时钟资源。SMCLK可以独立于HSMCLK除以1、2、4、8、16、32、64或128. SMCLK的频率限制为HSMCLK额定最大频率的一半。SMCLK是可由单个外围模块选择的软件。

BCLK:低速备份域时钟。BCLK软件可选为LFXTCLK和REFOCLK和主要用于备份域。BCLK的最大频率限制为32.768 kHz。

VLOCLK、REFOCLK、LFXTCLK、MODCLK和SYSCLK是来自时钟模块。其中一些不仅可以作为各种系统时钟的资源，而且可以也可直接用于各种外设模块。

LFXT振荡器支持使用32768-Hz手表晶体的超低电流消耗。一块手表晶振连接到LFXIN和LFXOUT，需要在两端都有外部电容。这些电容器的尺寸应根据晶体或谐振的规格而定。不同的晶体或通过选择适当的LFXTDRIVE设置，LFXT支持谐振器。LFXT引脚与通用I/O端口共享。在power up时，默认操作是LFXT晶体操作。但是，在配置与LFXT共享的端口之前，LFXT一直处于禁用状态LFXT操作。共享I/O的配置由与LFXIN关联的PSEL位决定LFXTBYPASS位。设置PSEL位会导致为LFXIN和LFXOUT端口进行配置LFXT操作。如果还设置了LFXTBYPASS，则将LFXT配置为旁路操作模式与LFXT相关的振荡器关闭电源。在旁路操作模式下，LFXIN可以接受外部方波时钟输入信号和LFXOUT配置为通用I/O。PSEL与LFXOUT相关的位是一个不相连的位。如果清除与LFXIN关联的PSEL位，则LFXIN和LFXOUT端口都配置为通用I/O，禁用LFXT。

作者：Graperfruit
来源：CSDN
原文：https://blog.csdn.net/JJ15727740975/article/details/86252044
版权声明：本文为博主原创文章，转载请附上博文链接！