weixin_41155462的博客

接着上篇文章，对SDRAM的FIFO优化进行仿真。针对下图的疑问点：1.图中第一处，SDRAM的数据线在写FIFO往SDRAM写的过程中位高阻态，但实际应该是wr_data才对。为何？在代码中，关于DQ以及ADDR的PIN定义没有位宽，更改后显示正常。图中第二处，rd_data在读FIFO从SDRAM中读数据，但这个过程实际上只是SDRAM写的状态，不应该有数据才对。为何？...

用FPGA对SDRAM的控制，存在一个主要缺点，在某些特殊的情况，读写请求可能会被忽略，而且数据的读写不能连续对数据流进行缓存，只能每次读写burst长度。因此在以数据流的形式访问SDRAM时，一般配合FIFO使用。问题点：1. FIFO容量的选取？ 可以根据FIFO的容量控制MCU一次的存取量2. FIFO与SDRAM的读写请求的处理？FIFO什么时候读，什么时候写？写FIFO，在FIFO的存放数量超过burst长度，就拉高写使能；读FIFO，当FIFO的存放数量小于所能存放数..

实现FPGA对SDRAM的控制目录实现FPGA对SDRAM的控制1.首先为什么深入学习SDRAM？2. SDRAM存取的基本原理？3. SDRAM的代码实现1.首先为什么深入学习SDRAM？ 因为SDRAM存储量大，存取速度快，价格相对便宜，很多应用都需要用到SDRAM作为数据缓存器，因此 学习FPGA的道路的上学会SDRAM操作时必要的一步。2. SDRAM存取的基本原理？ 这部分参考网站资料或者正点原子开发指南等各个平台的开发资料中都有很全面...