算法
关注
分享
扫一扫
文章平均质量分 66
会飞的珠珠侠
这个作者很懒，什么都没留下…
展开
-
verilog 定点数、浮点数是什么？怎么表示？怎么做运算？
对于计算机如何表示二进制的定点数的理论，网上及书上都有说明，但是如何用verilog代码写出来呢？这就是本文主要学习的内容。1. 定点数的表示和运算1）定点数概念 定点数主要是确定小数点的位置，小数点后的二进制位数越多，所表示的数据的精度就越高，例如下图能表示的精度就是2^(-5)=0.03125，误差也就<0.03125。下图所表示的数=也可以表示为：0xff/2^5=7.96875.2）定点数的表示 模块之间的...原创 2021-08-11 14:09:52 · 5391 阅读 · 0 评论 -
verilog有符号数加减法----正负128
目录1. 加运算，+128或者+（-128）1）输入信号为8位有符号数2）输入信号为9位有符号数2. 减法运算，-128或者-（-128）1）输入信号为8位有符号数2）输入信号为9位有符号数我们都知道对于verilog有符号数的加法减法，计算机是以补码进行的，例如A-B=A[补]+(-B)[补]，结果也是以补码保存的，因为正数的补码=原码，所以表示出来的直接就是正数，而负数的话需要我们进行转换为原码。但是如果有符号数加减-128或+128...原创 2021-07-16 13:21:31 · 10826 阅读 · 2 评论 -
Verilog算法----溢出问题描述
1. 什么是溢出？2. 什么情况下会产生溢出？3. 溢出怎么解决？本文主要针对以上学习内容，进行思考与总结。1. 溢出的概念溢出主要是针对有符号数的加减，例如8位有符号的2进制数，表示的范围是-128~127，当数据的值太大而无法使用可用的数据格式表示时，就会溢出。如果大于这个范围，就是上溢出，如果小于就是下溢出。2. 溢出之后会有什么影响呢？ 例如下图，一个n位的二进制数，最高位为符号位，那么能表示的正数位n-1个1，也就是，再增大1的话最高位变成...原创 2021-07-15 14:30:15 · 5789 阅读 · 1 评论 -
Verilog 乘法器实现及延迟分析
本次主要弄明白3个问题。1. 乘法器用Verilog如何实现？2. 乘法器的延迟问题表现在哪里？3. 如何控制运算的时间延迟？原创 2021-06-24 16:57:41 · 3303 阅读 · 2 评论 -
verilog 超前进位加法器（carry-look-ahead-adder）
与普通加法器相比，增加了超前进位逻辑，减少了由于逐位进位信号的传递所造成的延迟。参考下图4位加法器（来自夏宇闻老师：数字逻辑设计）原创 2021-06-23 15:07:27 · 7739 阅读 · 1 评论