《UVM实战卷Ⅰ》学习笔记 第一章 与UVM的第一次接触

写在前面: 本章可以简单理解为一个通识介绍.主要介绍:1.验证与UVM的介绍 2.通过学习本书可以掌握UVM中什么内容.

1.两个基本概念

1.reference model(参考模型):reference model用于模拟硬件功能,用于接收硬件输入接口的数据然后产生输出,将输出和硬件输出对比,达到验证目的.

2.Design Under Test(DUT 待测设计/硬件):即设计人员依特性列表完成的RTL代码

2.待迭代内容

1.作者在1.1.1(p.2)中提及的验证的主要内容是否可以理解透彻?

2.书1.1.3(p.3)中提及systemverilog搭设环境时需要考虑的因素,是否可以用代码解释?

3.书1.2.1提及本书的主要内容,是否可以自行理清思路?