AD9361 petalinux内核打印信息，为什么Calibration TIMEOUT (0x5E, 0x80)

最新推荐文章于 2024-08-17 20:04:28 发布
最新推荐文章于 2024-08-17 20:04:28 发布
阅读量998 收藏 12
点赞数 36
文章标签： 信息与通信
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41442506/article/details/140451941
版权

在这里插入图片描述

AD9361 内核打印信息

ad9361 spi0.0: ad9361_probe : enter (ad9361)
clk = dfa84840
ad9361 spi0.0: No GPIOs defined for ext band ctrl
ad9361 spi0.0: ad9361_reset: by GPIO
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 10000000 Hz
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 10000000 Hz
ad9361 spi0.0: ad9361_clk_mux_get_parent: index 0
ad9361 spi0.0: ad9361_clk_mux_get_parent: index 0
ad9361 spi0.0: ad9361_setup
ad9361 spi0.0: ad9361_auxdac_setup
ad9361 spi0.0: ad9361_auxdac_set DAC1 = 0 mV
ad9361 spi0.0: ad9361_auxdac_set DAC2 = 0 mV
ad9361 spi0.0: ad9361_gpo_setup
ad9361 spi0.0: ad9361_set_dcxo_tune : coarse 8 fine 5920
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 20000000 Hz Parent Rate 10000000 Hz
ad9361 spi0.0: ad9361_bbpll_set_rate: Rate 320000000 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: Calibration TIMEOUT (0x5E, 0x80)
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 40000000 Hz Parent Rate 320000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 40000000 Hz Parent Rate 40000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 20000000 Hz Parent Rate 40000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 10000000 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 5000000 Hz Parent Rate 10000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 1250000 Hz Parent Rate 5000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 20000000 Hz Parent Rate 40000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 10000000 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 5000000 Hz Parent Rate 10000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 1250000 Hz Parent Rate 5000000 Hz
ad9361 spi0.0: ad9361_set_trx_clock_chain
ad9361 spi0.0: ad9361_set_trx_clock_chain: 983040000 245760000 122880000 61440000 30720000 30720000
ad9361 spi0.0: ad9361_set_trx_clock_chain: 983040000 122880000 122880000 61440000 30720000 30720000
ad9361 spi0.0: ad9361_bbpll_set_rate: Rate 983040000 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: Calibration TIMEOUT (0x5E, 0x80)
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 122880000 Hz Parent Rate 983040000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 122880000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 61440000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 61440000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 15360000 Hz Parent Rate 30720000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 15360000 Hz Parent Rate 15360000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 61440000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 61440000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 15360000 Hz Parent Rate 30720000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 15360000 Hz Parent Rate 15360000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 245760000 Hz Parent Rate 983040000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 245760000 Hz Parent Rate 245760000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 122880000 Hz Parent Rate 245760000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 61440000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 61440000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 30720000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 122880000 Hz Parent Rate 245760000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 61440000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 61440000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 30720000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 122880000 Hz Parent Rate 245760000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 61440000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 61440000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 15360000 Hz Parent Rate 30720000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 15360000 Hz Parent Rate 15360000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 122880000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 61440000 Hz Parent Rate 122880000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 61440000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 30720000 Hz Parent Rate 30720000 Hz
ad9361 spi0.0: ad9361_rssi_setup
ad9361 spi0.0: ad9361_auxadc_setup
ad9361 spi0.0: ad9361_rf_port_setup : INPUT_SELECT 0x3
ad9361 spi0.0: ad9361_pp_port_setup
ad9361 spi0.0: ad9361_auxadc_setup
ad9361 spi0.0: ad9361_ctrl_outs_setup
ad9361 spi0.0: ad9361_set_ref_clk_cycles : ref_clk_hz 10000000
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 20000000 Hz Parent Rate 10000000 Hz
ad9361 spi0.0: ad9361_rfpll_set_rate: RX Rate 0 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_fastlock_prepare: RX Profile 0: Un-Prepare
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_clk_factor_set_rate: Rate 20000000 Hz Parent Rate 10000000 Hz
ad9361 spi0.0: ad9361_rfpll_set_rate: TX Rate 0 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_fastlock_prepare: TX Profile 0: Un-Prepare
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_txrx_synth_cp_calib : ref_clk_hz 20000000 : is_tx 0
ad9361 spi0.0: ad9361_txrx_synth_cp_calib : ref_clk_hz 20000000 : is_tx 1
ad9361 spi0.0: ad9361_rfpll_determine_rate: Rate 1200000000 Hz
ad9361 spi0.0: ad9361_rfpll_determine_rate: Rate 1200000000 Hz
ad9361 spi0.0: ad9361_rfpll_determine_rate: Rate 1200000000 Hz
ad9361 spi0.0: ad9361_rfpll_set_rate: RX Rate 1200000000 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_fastlock_prepare: RX Profile 0: Un-Prepare
ad9361 spi0.0: ad9361_rfpll_vco_init : vco_freq 9600000000 : ref_clk 20000000 : range 0
ad9361 spi0.0: ad9361_rfpll_vco_init : freq 9445 MHz : index 12
ad9361 spi0.0: Calibration TIMEOUT (0x247, 0x2)
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_rx_rfpll_rate_change: rate 2400000000 Hz
ad9361 spi0.0: ad9361_load_gt: frequency 2400000000
ad9361 spi0.0: ad9361_load_gt: frequency 2400000000 (band 1)
ad9361 spi0.0: ad9361_rfpll_determine_rate: Rate 1225000000 Hz
ad9361 spi0.0: ad9361_rfpll_determine_rate: Rate 1225000000 Hz
ad9361 spi0.0: ad9361_rfpll_determine_rate: Rate 1225000000 Hz
ad9361 spi0.0: ad9361_rfpll_set_rate: TX Rate 1225000000 Hz Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_fastlock_prepare: TX Profile 0: Un-Prepare
ad9361 spi0.0: ad9361_rfpll_vco_init : vco_freq 9800000000 : ref_clk 20000000 : range 0
ad9361 spi0.0: ad9361_rfpll_vco_init : freq 9631 MHz : index 11
ad9361 spi0.0: Calibration TIMEOUT (0x287, 0x2)
ad9361 spi0.0: ad9361_rfpll_recalc_rate: Parent Rate 20000000 Hz
ad9361 spi0.0: ad9361_tx_rfpll_rate_change: rate 2450000000 Hz
ad9361 spi0.0: ad9361_load_mixer_gm_subtable
ad9361 spi0.0: ad9361_gc_setup
ad9361 spi0.0: ad9361_rx_bb_analog_filter_calib : rx_bb_bw 9000000 bbpll_freq 983040000
ad9361 spi0.0: ad9361_run_calibration: CAL Mask 0x80
ad9361 spi0.0: ad9361_tx_bb_analog_filter_calib : tx_bb_bw 9000000 bbpll_freq 983040000
ad9361 spi0.0: ad9361_run_calibration: CAL Mask 0x40
ad9361 spi0.0: ad9361_rx_tia_calib : bb_bw_Hz 9000000
ad9361 spi0.0: ad9361_tx_bb_second_filter_calib : tx_bb_bw 9000000
ad9361 spi0.0: ad9361_rx_adc_setup : BBBW 8606895 : ADCfreq 245760000
ad9361 spi0.0: c3_msb 0x0 : c3_lsb 0x14 : r2346 0x1 :
ad9361 spi0.0: invrc_tconst_1e6 471068, sqrt_inv_rc_tconst_1e3 686
ad9361 spi0.0: scaled_adc_clk_1e6 384000, inv_scaled_adc_clk_1e3 2604
ad9361 spi0.0: tmp_1e3 1000, sqrt_term_1e3 619, min_sqrt_term_1e3 1000
ad9361 spi0.0: ad9361_bb_dc_offset_calib
ad9361 spi0.0: ad9361_run_calibration: CAL Mask 0x1
ad9361 spi0.0: ad9361_rf_dc_offset_calib : rx_freq 2400000000
ad9361 spi0.0: ad9361_run_calibration: CAL Mask 0x2
ad9361 spi0.0: ad9361_tx_quad_calib : bw_tx 9000000 clkrf 30720000 clktf 30720000
ad9361 spi0.0: Tx NCO frequency: 1920000 (BW/4: 2250000) txnco_word 1
ad9361 spi0.0: ad9361_run_calibration: CAL Mask 0x10
ad9361 spi0.0: LO leakage: 1 Quadrature Calibration: 1 : rx_phase 26
ad9361 spi0.0: ad9361_tracking_control : bbdc_track=1, rfdc_track=1, rxquad_track=1
ad9361 spi0.0: ad9361_pp_port_setup
ad9361 spi0.0: ad9361_set_tx_atten : attenuation 10000 mdB tx1=1 tx2=1
ad9361 spi0.0: ad9361_rssi_setup
ad9361 spi0.0: ad9361_txmon_setup
ad9361 spi0.0: Device is in 5 state, moving to a
ad9361 spi0.0: ad9361_probe : AD936x Rev 2 successfully initialized

参考时钟10MHz
用的AD80305的芯片，跟AD9361的区别是ID为0x0a，通道为单通道。
那么为什么打印显示Calibration TIMEOUT (0x5E, 0x80)，哪里出了问题？
请高手指点一下。

古月小静
关注
zynpmp petalinux内核编译
谁动了我的奶油的博客
09-30 1686
一、安装petalinux 参考： https://blog.csdn.net/lulugay/article/details/99715402 https://blog.csdn.net/m0_37340681/article/details/103685220 https://blog.csdn.net/u013793399/article/details/53054734 https://blog.csdn.net/lulugay/article/details/83867655 1.安装依赖 见UG
zynq linux内核驱动编写,使用PetaLinux为ZYNQ SoC FPGA构建Linux系统和驱动
weixin_39812533的博客
05-01 1130
使用PetaLinux为ZYNQ SoC FPGA构建Linux系统和驱动Zynq SoC构建linux的uboot、kernel、rootfs、driver等相关配置和流程，主要实现axi-adc-dma驱动。源码见: GitHub RepositoryNotice:Vivado 和 Petalinux版本均为2019.1，必须保持一致。更具体地说，不同Vivado版本生成的hdf文件是不同的，...
ad9361调试整理，自己出现的一系列问题
05-09
ad9361调试整理，自己出现的一系列问题,以及网友们出现的一系列问题，问题不全面，也不可能全面，都是自己在调试过程整理出来的，如果大家在调试中有什么问题，可以下载参考一下，虽然不一定能解决你的问题，但是也应该有所帮助吧，就收一个积分好了。
对AD9361的数据接口延迟设置的分析和记录
mcupro的专栏
02-08 5175
通过参看AD9361的寄存器说明手册，收发数据线的时钟和数据DELAY 各自是16级可调 打印出了NO-OS代码写006,007号寄存器的操作： Hello World lw:reg[6]=0x04 lw:reg[7]=0x70 lw:ad9361_dig_tune_rx lw:ad9361_dig_tune_delay lw:reg[6]=0x00 lw:reg[6]=0x01 l...
ad9361收发异常问题分析
星旭的博客
10-12 6589
最近在调试ad9361，发送都调试好了，但是接收一直没调试好，折腾了一个多月才搞定接收。根据官方提供的api代码，需要修改的有： 1.修改reference_clk_rate参考时钟； 2.修改xo_disable_use_ext_refclk_enable参数确定是使用晶振还是外供时钟； 3.修改two_rx_two_tx_mode_enable，确定采用双收双发还是单收单发； 4.rf收发端口使用的端口号； 5.发送的衰减空置； 6.接收的增益模式（手动或者自动）； 7.基带时钟配置； 8.射频本振配置
AD9361 介绍 (下)
Pmkin的博客
10-08 1439
MGC、Slow AGC、Fast AGC补充：
zynq+ad9361 petalinux使用官方IIO示波器调试记录
Yetob的博客
06-30 4824
1ad9361 iio示波器
petalinux 内核源码 linux-xlnx-xilinx-v2020.1.zip
01-18
《Petalinux内核源码解析——聚焦2020版》 Petalinux是Xilinx公司推出的一款基于Yocto Project的嵌入式Linux开发工具，它为开发者提供了构建定制化嵌入式Linux系统的一站式解决方案。本文将深入探讨2020版的...
petalinux编译uboot、kernel、rootfs方法
10-19
在嵌入式Linux系统开发中，PetaLinux是一款由Xilinx公司推出的工具，它为基于Xilinx FPGA的SoC（System on Chip）设备提供了一种高效、便捷的软件开发环境。本教程将深入探讨如何使用Petalinux来编译U-Boot、Linux...
Petalinux_config配置信息大全（非常重要）.docx
09-24
Petalinux_config 配置信息大全 Petalinux_config 是一种基于 Linux 的嵌入式系统配置工具，主要用于配置 ZYNQ 平台的 Linux 系统。在 Petalinux_config 中，我们可以配置 LinuxComponents Selection、U-boot 和 ...
FPGA_AD9361
Pual_Georg的博客
03-21 1099
较多，首先利用AD936X Evaluation Software 软件（安装包在百度网盘里面），根据我们的项目需求，配置相应的功能参数，生成寄存器参数配置文件。3.SPI配置成LVDS或CMOS接口，也可以还可以选择FDD（频分双工——全双工，操作时需要两个独立的信道）或TDD（时分双工——半双工，只需要一个信道）工作方式。2.• TX频段：47 MHz至6.0 GHz • RX频段：70 MHz至6.0 GHz。1.集成12位DAC和ADC的一款器件，2个输入模拟通道和2个输出模拟通道。
2021-7-26 ad9361 调频点
s0nail的博客
08-02 839
1. 整数integer 和 小数 fraction 跟两个公式有关，整数和 小数 也就知道了 RFPLL ：VCO_freq 频率6G~12G LO :就是TX/RX发出的频率，如2.4G REF: 40M频率 算出整数和小数之后，直接赋值给 寄存器，例如 1. 分别写 ad9361_spi_write(ad9361_phy->spi, REG_TX_FRACT_BYTE_0, 0x62); ad9361_spi_write(ad9361_phy-&g...
移植AD9361官方驱动到自己板子上 / PetaLinux ad936 linux驱动移植 - IIO驱动 -- Linux篇
weixin_43308444的博客
08-17 1429
主要描述关于利用PetaLinux工具进行AD9361 Linux驱动移植，在完成驱动移植到自己的板子上之后，便可以利用ADI IIO接口使用IIO Scope、MATLAB、Gnuradio等工具对板卡进行访问
AD9361 补充（中）
weixin_44630490的博客
04-09 4714
RSSI 衰减
硬件工程师必须掌握的MOS管详细知识
热门推荐
2401_86482345的博客
08-11 1万+
MOS管，全称为金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET），是一种重要的半导体器件，广泛应用于电子工业中各种电路的开关、放大、调制、数字电路和模拟电路等领域。电压控制：MOS管是一种电压控制型器件，通过改变栅极与源极之间的电压（VGS）来控制漏极与源极之间的电流（ID）。主要参数：包括栅源极最大驱动电压（VGS）、漏源电压（VDS）、漏源导通电阻（RDS(on)）、栅极电荷（Qg）、漏极电流（Id）等。
5116-微信小程序电影院订票选座系统设计及实现+ssm（源码+数据库+lun文）.zip
最新发布
09-15
本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。
JavaScript 中的 `Array.prototype.filter` 方法全解析
09-15
在 JavaScript 编程中，处理数组是一项基本而重要的任务。数组的过滤操作是其中的一个常见需求，Array.prototype.filter 方法为此提供了强大的支持。本文将深入探讨 Array.prototype.filter 方法的工作原理、使用场景、代码示例以及与其他数组方法的比较。 Array.prototype.filter 是 JavaScript 中处理数组的强大工具，它允许开发者以声明式的方式轻松筛选出符合特定条件的元素。通过结合使用 Array.prototype.filter 和其他数组方法，可以解决各种复杂的数据筛选问题。 通过本文的详细介绍和示例代码，你应该能够掌握 Array.prototype.filter 的工作原理，并能够在实际开发中灵活运用它来处理数组数据。此外，了解其与 Array.prototype.map 和 Array.prototype.reduce 的结合使用，可以帮助你更好地编写高效且易于维护的代码。
5108-微信小程序的书橱+ssm（源码+数据库+lun文）.zip
09-15
本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。本系统主要针对计算机相关专业的正在做毕业设计的学生和需要项目实战练习的学习者，可作为毕业设计、课程设计、期末大作业。
petalinux 内核的配置文件在哪里
07-16
在PetaLinux中，内核的配置文件通常位于项目目录下的`project-spec/meta-user/recipes-kernel/linux/files/defconfig`文件中。 你可以通过以下步骤找到PetaLinux项目的内核配置文件： 1. 进入PetaLinux项目的根...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

古月小静

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值