![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
信号完整性
文章平均质量分 72
刘小同学
花开堪折直须折,莫待无花空折枝
展开
-
硬件设计 之 PCIe常用知识
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准。PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽。PCI Express也有多种规格,从PCI Express x1到PCI Express x32,能满足将来一定时间内出现的低速设备和高速设备的需求。原创 2023-05-06 16:27:13 · 4734 阅读 · 1 评论 -
Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络(交换器件引脚)
在layout设计中经常会有一些mipi或者lvds等差分走线,往往都是信号的一段是主控器件,另一端是连接端子。有时候为了匹配线序,信号网络的是相互交叉的,这样走线就要打孔换层,会影响信号质量。所以为了方便前期评估信号pin顺序,可以在Allegro中进行交换pin的网络,来方便layout提高信号质量,下面和大家简单介绍具体操作原创 2023-01-04 16:50:38 · 3301 阅读 · 1 评论 -
Cadence Allegro PCB设计88问解析(二十四) 之 Allegro中互换器件的位置
在器件布局是经常会发现器件的位置相反或者错位,尤其是在一些串联电阻或者并联一些防护器件的情况。有时候我们布局模块复用的情况下就会出现这种情况,当我们的器件间距等摆放好之后,在去进行对齐就比较麻烦,这时我们可以使用交换器件这个命令,如下操作原创 2023-01-04 14:46:44 · 1191 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域(添加Route keepout和Via keepout)
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念,也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空,为了控制阻抗来参考第三层,这时就会在新建封装添加Route Keepout或者Via Keepout,焊盘的次表层就会自动避让铜皮。原创 2022-12-09 14:23:46 · 4324 阅读 · 1 评论 -
Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
在之前的文章和大家介绍过Allegro中导入网表,那么导入网表成功之后,还在Allegro在进行一步就是放入导入成功的器件。下面和大家简单介绍具体的操作过程原创 2022-12-08 10:53:57 · 3240 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装(Footprint)
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装,在我们导入原理图网表,PCB的封装是必不可少的,但是可能有些为了前期布局评审,有的封装是临时的,那么就需要后续更新正确的封装。下面看下具体的操作步骤吧:在Allegro的菜单下选择Place命令,点击Update Symbols命令,会弹出如下对话框:可以从对话框中看到,有四种封装类型,我们经常用到的就是Package Symbols也就是PCB的封装,如下图所示:在对话框的下面,还有一些设置 optio原创 2022-12-07 16:58:52 · 5747 阅读 · 2 评论 -
Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置(一)
一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步,一个好的布局,不仅看起来美观而且也方便后期的走线,避免了一些信号完整性问题。在布局时就会涉及到格点设置,一个好的格点设置有利于器件的摆放和走线方便。当然如果对于一个没有用过格点的设计者,刚使用时会感觉特别别扭。所以对于格点也适用于不同的设计师,也可以在前期评估布局使用一套格点,在后面的细化中设置不一样的格点间距。下面和大家简单介绍格点(grid)设置原创 2022-12-02 17:45:14 · 4491 阅读 · 1 评论 -
Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置
在PCB投板之前,经常会进行丝印调整。当然有的单板设计,比如手机这种高密度单板是没有丝印的。但是在绝多数的PCB上是添加丝印的,为了方便前期的测试。丝印也就是我们常说的器件的位号,还包括一些端子的标识,单板的周期等等。这就需要我们在投板之前确认好这些,包括字体的大小间距等等,方便板厂能生产。今天和大家分享Allegro中字体的设置原创 2022-12-02 14:16:58 · 4470 阅读 · 4 评论 -
Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
一个学习信号完整性仿真的layout工程师我们在进行layout设计时,进行会遇到差分信号的layout,像USB和HDMI等,是需要控制阻抗的,那么我们在走线的时候,也需要从电器规则和物理规则上设置差分要求,今天和大家总结一下分享Allegro中差分对的设置:原创 2022-11-21 19:38:42 · 4766 阅读 · 1 评论 -
Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘
上一篇文章和大家分享了关于铜皮shape的一些基本操作。我们进行铺铜是为了连接网络(焊盘、过孔等),一般都是GND或者电源网络。Shape和走线还是不一样的,走线直接从焊盘或者过孔等直接拉出一根layout,但是shape一般是要盖住整个网络,包括焊盘引脚之类的,那么这就涉及到了shape的几种连接方式,也可以说是焊盘的连接方式,尤其是在直插器件上,要选择好相应的覆铜方式。下面和大家介绍一下焊盘的十字连接、全连接等方法设置原创 2022-11-18 15:11:38 · 4597 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)
一个学习信号完整性仿真的layout工程师上次和大家分享了Allegro中替换过孔的操作,在PCB的设计中,除了走线和过孔,还有一个重要的命令就是shape。Shape也就是我们说的铜皮操作,shape中包含许多的命令,它也简化了我们的设计,让我们在layout中操作更方便,但是有些时候处理shape还是比较复杂的,比如说切断铜皮,挖铜皮等等。今天就和大家简单说说shape的基本操作:原创 2022-11-09 14:38:14 · 6497 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型
一个学习信号完整性的layout工程师当我们在进行PCB设计,最常用的两种命令就是走线(Add connect)和打孔(Add via)。通过这两个命令进行layout换层。其中在打孔方面也有许多学问,从信号完整性的角度来看,在信号走线上需要少打孔,减少反射或者寄生效应。在PCB工艺方面就要考虑孔径、板厚比等等。因为当我们的板子较厚的时候,较小的孔径板厂是没有办法钻孔的,一般的要求为12:1。每个厂商设计不一样,需要根据实际情况来看。今天和大家分享怎么在Allegro中怎么替换过孔类型原创 2022-11-08 17:48:15 · 4063 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线。那其中的元器件就是今天和大家分享的一点,不管是阻容感,还是各种IC、连接器都是有封装库的。在我刚开始接触PCB设计时,是只进行Layout,不管封装的。以至于后面找工作,别人笑我不会建器件的封装。器件的PCB封装也叫做Footprint建立好之后我们需要设置Allegro的库路径,才能正常使用。下面说明一下Allegro中的库路径设置原创 2022-11-08 10:24:11 · 4318 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立
作为layout工程师,我们经常接触到的是PCB文件,用Cadence设计的是.brd文件。但是我们发给板厂的都是gerber文件。这就涉及到在我们设计好PCB文件之后,怎么把这些文件给到板厂。也就是我们Allegro中的artwork,包含的文件有相应单层的层数(art01、art02、art03)等等、钢网文件(PASTEMASK)、阻焊文件(SOLDERMASK)、钻孔文件(DRILL)、丝印文件(SILKSCREEN)等等,每个公司和板厂的习惯不一样所以可能提供的文件会不一样。今天和大家简单分享一下原创 2022-11-04 17:28:23 · 2683 阅读 · 2 评论 -
Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置
在Allegro 的PCB设计中 是有不同的单位显示,最常用的两种就是毫米(mm)和米尔(mil),两者的换算公式为:1mm=39.37mil,1mil=0.0254mm。其实在Allegro还有其他几种不同的单位设置,下面和大家简单介绍下Allegro中的单位设置,还有就是怎么在测量时显示两种单位原创 2022-10-26 09:49:48 · 5833 阅读 · 1 评论 -
Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置
大家在设计图纸或者编辑文档时,最常点击的应该就是保存图标了。谁也不想因为软件闪退、电脑断电等情况,我们的劳动成果就白白的消失了。在我们用Allegro进行PCB设计,就会有一个自动保存的功能,每隔一段时间就会保存当前的设计内容,在这里还是建议大家在进行layout,都进行一下setup原创 2022-10-21 10:12:00 · 2603 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示
首先在Allegro的工具栏下选择Setup,点击最下面的User Preferences,会弹出如下对话框:我们在上面的对话框中选择第二个Display中的Cursor 光标显示,点击Cursor之后,会显示右面的设置,在第二栏的pcb_cursor 中选择光标的不同类型,原创 2022-10-18 09:37:32 · 2043 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加
3D模型其实和平常的PCB的封装是一样的都是一个单独的文件,需要设置Allegro的库路径,这样在查看整体的3D模型时,才能整版的效果。在下面的对话框中,首先我们可以看到一个方框,就是我们刚才设置的模型,然后点击左下角,选择我们的3D model,此时我们点击鼠标,可以看到两个模型可以移动,把他们移动大概的位置,然后使用下面的offset进行对齐。以上资料主要是本人在PCB设计中和网络搜索整理而成。原创 2022-10-17 19:23:46 · 5319 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置
们在平常的PCB设计中,经常会接触到飞线这个概念,今天和大家简单整里一下关于飞线的设置。因为在刚开始画PCB时,看到别人的设计界面有的是飞线连接,有的是十字显示,感觉好奇。后来发现,大家一把都是把地网络设置成十字显示,这样方便查看网络和layout。原创 2022-10-11 09:21:41 · 6066 阅读 · 2 评论 -
Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD
在项目的设计过程中会经常增加或者减少器件,到最后,图中的元件位号通常都不连续,这样很不利于调试,而且位号经常会变成多位,在后期调整PCB丝印时会占用很多空间。如果从原理图修改位号导入到PCB会导致器件直接飞掉。所以在设计完成时,重新对PCB板上的器件进行标号,然后再反馈到对应原理图上,使得原理图与PCB板的期间标号保持一致,这就是所谓的“反标”。在Allegro软件中提供了"Rename"功能,可以为PCB板上的元件自动分配位号,分配规则可以设定。最常见的规则是从左到右,从上到下,依次命名。这样按照PCB原创 2022-10-10 09:10:46 · 3976 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置
一个学习信号完整性仿真的layout工程师在我们的进行layout设计时,尤其是在一些差分走线上,经常会遇到串联电阻或者电容的情况,可能在信号速率不高或者spec要求不严格时,我们会忽略独立器件另一端较短走线的长度延时,但是在一些告诉信号的传输下是要把这段走线考虑进行去的,这就会涉及到Allegro中的XNet的设置,今天就和大家简单总结一下:原创 2022-10-09 09:38:05 · 2601 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出
点击勾选好Select All,然后选择要存放DXF的层级之后,点击Map,再点击OK。还有一种方法:如果现有的brd层级中没有你要添加的层,可以点击New SUBclass,新建层级点击Map,再点击OK。在上图选择DXF存放的路径、DXF的单位选择mm、勾选use default text table和incremental addition选项。在上述图中设置好之后点击Export,就可以成功导出你想要的DXF文件。原创 2022-10-08 19:31:02 · 2937 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置
Cadence Allegro是一款功能比较强大的软件,相比较其他的PCB设计软件来说,界面交互比较友好。其中的快捷键设置就是比较强大,我见过朋友完全使用快捷键进行画图的。但是个人感觉对于新手,还是新熟悉一下菜单栏中的各种命令,设计投过单板之后,在进行快捷键设置比较更容易上手。下面简单整理了下Allegro的快捷键设置原创 2022-10-08 11:26:48 · 2492 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互
器件放入成功之后,就该布局设计了。如果以上步骤都是OK的,并且要交互的原理图是Allegro导入网表的原理图,那此时点击原理图中的symbol,在Allegro中的器件就会高亮。以上操作流程主要是自己在工作中的使用,大家可能会有不同的方法。原创 2022-10-08 11:17:46 · 2625 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)
以上是自己新建光绘层的步骤,因为每个光辉层都包含不同的东西,所以每个都要自己重复添加,效率很低。以上操作流程主要是自己在工作中的使用,大家可能会有不同的方法。原创 2022-10-08 11:04:03 · 3351 阅读 · 0 评论 -
Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建
在刚开始接触PCB设计时,使用的是Allegro软件。导入网表之后,发现有好多的模块是相同的。因为刚开始不知道Allegro有模块复用的功能,所以就一点一点的布局,辛辛苦苦布局完成之后,发现器件之间的间距,出线方式都不同,给人一种不舒适的感觉。就通过上网查找查看资料,学会了这个Allegro PCB模块的复用。突然发现之前的操作都是在浪费时间,下面简单介绍模块功能使用方法;第二步:此时在布局模式下的器件是active的,可以直接点击拖动。原创 2022-10-08 10:55:13 · 1019 阅读 · 0 评论 -
PCB设计---无源晶振和有源晶振
有源晶振和无源晶振原创 2022-09-10 18:14:35 · 3167 阅读 · 0 评论 -
PCB设计---铜箔类型(二)
PCB铜箔类型原创 2022-09-10 18:07:05 · 6237 阅读 · 0 评论 -
浅谈—IBIS入门理解(二)
6.IBIS简介原创 2022-09-08 17:48:50 · 2822 阅读 · 3 评论 -
PCB设计---焊接工艺
PCB设计---焊接工艺原创 2022-07-18 19:55:47 · 3178 阅读 · 0 评论 -
PCB设计--铜箔类型
PCB铜箔类型原创 2022-07-14 09:28:22 · 2167 阅读 · 3 评论 -
利用ADS输出DDR波形,进行DDR4 Compliance Test Bench
DDR4 Compliance Test Bench:DDR4的合规性测试。在DDR仿真中大家可以安装这个软件,把我们在ADS中的仿真波形加载到DDR4 Compliance Test Bench中,进行时序和信号质量的检查,进行后续的检查需要license,大家可以看下操作流程,具体的结果分析可以有license之后查看。ADS中要添加相应的控件来输出相应的波形文件,以下是搭建的模板:以上是在我们平常的链路中,额外的添加了NetlistIncludeList和OutputWaveformPath。其原创 2022-04-26 17:26:08 · 2876 阅读 · 9 评论 -
利用ADS中的Batch Simulation进行DDR仿真
ADS中的Batch Simulation仿真方法:1.先在原理图中添加相应元件,搭建整个仿真链路,在添加Batch SIMULATION,整体的框图,如下:2.整个链路包括:Vtprbs、IBIS、链路、IBIS、眼图探针、瞬态控件(Transient)、BATCH_SIMULATION、变量等,现在需要把SOC端的IBIS中的驱动设置为以下三种情况:DQ_34_2666、DQ_40_2666、DQ_48_2666,以下是关键的操作步骤:1)将SOC端的IBIS文件设置为Alias,然后添VAR,原创 2022-04-26 11:16:18 · 4475 阅读 · 6 评论 -
Ansys HFSS软件常用设置
1.HFSS电磁仿真流程:几何结构(材料)、边界条件(仿真空间)、激励及端口、仿真设置(自适应网格过程)、仿真设置(扫频)、计算结果。2.全局变量和局部变量:在同一个算例中,基于模型不同的参数可以仿真得到不同的结果。分为项目变量(全局变量)、设计变量(局部变量)。局部变量:HFSS>Design properties:全局变量:Project>Project Variables3.HFSS边界条件设置:HFSS中的边界条件定义了仿真空间,也就是计算区域。在计算区域中所有的结原创 2022-04-25 10:11:35 · 16590 阅读 · 2 评论 -
ADS仿真模式
瞬态仿真:Transient simulation瞬态仿真采用的是求解偏微分方程(基尔霍夫电压电流方程)。通道仿真:Channel simulation通道仿真这是求解通道的脉冲响应,然后再加以处理。1.Bit-by-Bit逐位模式计算对特定位序列的响应。在这种模式下,信道模拟器依靠线性信道的线性和时不变性来实现快速仿真和高吞吐量。在逐位信道仿真中,脉冲响应依次由两步响应叠加得到。阶跃输入的上升和下降边缘由指定的各种抖动分量调制。因此,在逐位模式下的信道仿真包括两个步骤:1)步骤描述在阶跃特性原创 2022-04-24 17:21:21 · 5696 阅读 · 0 评论 -
常用的编码方式
最近在进行SI的仿真时,被人问到你的码型是什么样子,一下子就有点懵了。发现自己的盲区有多了一块,所以查了网上的一些资料和自己平常仿真用到的设置,简单的整理了一下:1.PRBSDDR的仿真中可以用到PRBS 码具有“随机”特性,是因为在 PRBS 码流中,二进制数“ 0 ” 和“ 1 ” 是随机出现的,但是它又和真正意义上的随机码不同,这种“随机”特性只是局部的,即在周期内部,“0”和“1”是随机出现的(码流生成函数与初始码确定后,码流的顺序也是固定的),但各个周期中的码流却是完全相同的,所以我们称其为原创 2022-04-24 11:12:18 · 3037 阅读 · 0 评论 -
离散扫频 、插值扫频、快速扫频
在信号完整性的仿真是会经常遇到选择扫频方式,本人之前都是按照默认设置,也是不太明白其中的原理,今天在网上收集整理了一些资料,大家可以一起看下,最常用的三种扫频方式:离散扫频 、插值扫频、快速扫频1.discrete sweep:离散扫频是在频带内的指定频点处计算S参数和场解。例如,指定频带范围为1~2GHz、步长为0.25GHz,则会计算在1GHz\1.25GHz\1.5GHz\1.75GHz\2GHz频点处的S参数和场解。默认情况下,使用离散扫频只保存最后计算的频率点的场解欸,上例中即只保存2GHz原创 2022-04-24 10:26:52 · 3367 阅读 · 0 评论 -
仿真软件算法(MOM/FDTD/FEM/BEM/FDID)
仿真软件算法介绍:针对于信号完整性仿真,从仿真的类型来看可以分为三类:电磁场仿真、电路仿真、行为仿真1.电磁场仿真:基于电磁场麦克斯韦方程,根据器件的物理结构和材料特性建模并仿真得到各个位置的电磁场分布。2.电路仿真:在时域和频域中,对各种电路元件对应的差分方程进行求解并运用基尔霍夫电压电流关系来预测各个电路节点上的电压和电流。搭建电路,使用器件的IBIS或者SPICE,再加入S参数,可以得出时域的波形或者眼图,仿真速度快。3.行为仿真:使用表格和传输线模型,以及基于传递函数的无源元件的模型进原创 2022-03-15 17:28:36 · 5104 阅读 · 1 评论 -
信号完整性仿真设计
仿真设计内容如下,大家有兴趣么,可以一起学习交流:想整理一下最近的学习内容,是根据一些仿真流程来和大家分享,其中也会分享一些理论知识,有不对的地方希望大家留言指正,谢谢!之前已经分享过的,大家可以关注查看,没有分享的后续会不定期的更新。...原创 2022-03-15 14:11:15 · 1850 阅读 · 4 评论 -
常用知识总结(二) 之 电容谐振频率点和阻抗
总结常用的电容的谐振频率和对应的阻抗点,如下图:原创 2021-10-21 10:14:33 · 6708 阅读 · 0 评论