![](https://img-blog.csdnimg.cn/20201014180756724.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
SI、PI仿真
文章平均质量分 69
刘小同学
花开堪折直须折,莫待无花空折枝
展开
-
浅谈—IBIS入门理解(二)
6.IBIS简介原创 2022-09-08 17:48:50 · 2822 阅读 · 3 评论 -
利用ADS输出DDR波形,进行DDR4 Compliance Test Bench
DDR4 Compliance Test Bench:DDR4的合规性测试。在DDR仿真中大家可以安装这个软件,把我们在ADS中的仿真波形加载到DDR4 Compliance Test Bench中,进行时序和信号质量的检查,进行后续的检查需要license,大家可以看下操作流程,具体的结果分析可以有license之后查看。ADS中要添加相应的控件来输出相应的波形文件,以下是搭建的模板:以上是在我们平常的链路中,额外的添加了NetlistIncludeList和OutputWaveformPath。其原创 2022-04-26 17:26:08 · 2876 阅读 · 9 评论 -
利用ADS中的Batch Simulation进行DDR仿真
ADS中的Batch Simulation仿真方法:1.先在原理图中添加相应元件,搭建整个仿真链路,在添加Batch SIMULATION,整体的框图,如下:2.整个链路包括:Vtprbs、IBIS、链路、IBIS、眼图探针、瞬态控件(Transient)、BATCH_SIMULATION、变量等,现在需要把SOC端的IBIS中的驱动设置为以下三种情况:DQ_34_2666、DQ_40_2666、DQ_48_2666,以下是关键的操作步骤:1)将SOC端的IBIS文件设置为Alias,然后添VAR,原创 2022-04-26 11:16:18 · 4475 阅读 · 6 评论 -
ADS仿真模式
瞬态仿真:Transient simulation瞬态仿真采用的是求解偏微分方程(基尔霍夫电压电流方程)。通道仿真:Channel simulation通道仿真这是求解通道的脉冲响应,然后再加以处理。1.Bit-by-Bit逐位模式计算对特定位序列的响应。在这种模式下,信道模拟器依靠线性信道的线性和时不变性来实现快速仿真和高吞吐量。在逐位信道仿真中,脉冲响应依次由两步响应叠加得到。阶跃输入的上升和下降边缘由指定的各种抖动分量调制。因此,在逐位模式下的信道仿真包括两个步骤:1)步骤描述在阶跃特性原创 2022-04-24 17:21:21 · 5696 阅读 · 0 评论 -
常用的编码方式
最近在进行SI的仿真时,被人问到你的码型是什么样子,一下子就有点懵了。发现自己的盲区有多了一块,所以查了网上的一些资料和自己平常仿真用到的设置,简单的整理了一下:1.PRBSDDR的仿真中可以用到PRBS 码具有“随机”特性,是因为在 PRBS 码流中,二进制数“ 0 ” 和“ 1 ” 是随机出现的,但是它又和真正意义上的随机码不同,这种“随机”特性只是局部的,即在周期内部,“0”和“1”是随机出现的(码流生成函数与初始码确定后,码流的顺序也是固定的),但各个周期中的码流却是完全相同的,所以我们称其为原创 2022-04-24 11:12:18 · 3037 阅读 · 0 评论 -
离散扫频 、插值扫频、快速扫频
在信号完整性的仿真是会经常遇到选择扫频方式,本人之前都是按照默认设置,也是不太明白其中的原理,今天在网上收集整理了一些资料,大家可以一起看下,最常用的三种扫频方式:离散扫频 、插值扫频、快速扫频1.discrete sweep:离散扫频是在频带内的指定频点处计算S参数和场解。例如,指定频带范围为1~2GHz、步长为0.25GHz,则会计算在1GHz\1.25GHz\1.5GHz\1.75GHz\2GHz频点处的S参数和场解。默认情况下,使用离散扫频只保存最后计算的频率点的场解欸,上例中即只保存2GHz原创 2022-04-24 10:26:52 · 3367 阅读 · 0 评论 -
仿真软件算法(MOM/FDTD/FEM/BEM/FDID)
仿真软件算法介绍:针对于信号完整性仿真,从仿真的类型来看可以分为三类:电磁场仿真、电路仿真、行为仿真1.电磁场仿真:基于电磁场麦克斯韦方程,根据器件的物理结构和材料特性建模并仿真得到各个位置的电磁场分布。2.电路仿真:在时域和频域中,对各种电路元件对应的差分方程进行求解并运用基尔霍夫电压电流关系来预测各个电路节点上的电压和电流。搭建电路,使用器件的IBIS或者SPICE,再加入S参数,可以得出时域的波形或者眼图,仿真速度快。3.行为仿真:使用表格和传输线模型,以及基于传递函数的无源元件的模型进原创 2022-03-15 17:28:36 · 5104 阅读 · 1 评论 -
信号完整性仿真设计
仿真设计内容如下,大家有兴趣么,可以一起学习交流:想整理一下最近的学习内容,是根据一些仿真流程来和大家分享,其中也会分享一些理论知识,有不对的地方希望大家留言指正,谢谢!之前已经分享过的,大家可以关注查看,没有分享的后续会不定期的更新。...原创 2022-03-15 14:11:15 · 1850 阅读 · 4 评论 -
常用知识总结(二) 之 电容谐振频率点和阻抗
总结常用的电容的谐振频率和对应的阻抗点,如下图:原创 2021-10-21 10:14:33 · 6708 阅读 · 0 评论 -
常用知识总结(一) 之 Cadence Sigrity软件简介
###Cadence Sigrity软件中主要组件功能介绍原创 2021-10-21 10:07:26 · 5153 阅读 · 1 评论 -
信号完整性之眼图(eye)理解(二)
可以改变眼形窗起始和眼形窗终止的百分数:眼形窗起始控制设置眼图测量的水平起始点,眼形窗终止控制设置眼图测量的水平终止点。这些控制会影响眼图高度、眼宽宽度和品质因数测量。默认的眼图窗起始值是40%,终止值是60%。眼图是高速信号依据时间对累加1及0振幅的相对关系。由两个位所组成的眼图信号,其中中间的一个位是眼晴张开得以让信号顺利通过的关键。交叉点百分数是眼图上升沿与下降沿的交叉点与Vtop和Vbase的差的比值。原创 2021-10-09 17:06:45 · 7669 阅读 · 5 评论 -
电源完整性之Cadence Sigrity Power SI_谐振分析仿真
之前和大家分享过电源完整性之仿真设计原理链接: [link](https://blog.csdn.net/weixin_41808082/article/details/117065140?spm=1001.2014.3001.5501).今天接着上一篇文章总结一下电源AC阻抗的的仿真操作流程及一些simulation中的设置参数,用到的时候Cadence Sigrity 中的Power SI组件,下面开始享受仿真的快乐吧:...原创 2021-10-09 11:08:46 · 3228 阅读 · 3 评论 -
信号完整性之眼图(eye)理解(一)
眼图中包含了丰富的信息,从眼图上可以观察出码间串扰和噪声的影响,体现了 数字信号整体的特征,从而可以估计系统优劣程度,因而眼图分析是高速互连系统信号完 整性分析的核心。大多数的仿真涉及的东西非常多,其实在我们看到只是一个波形、眼图等,但是我们怎样去判断它的好坏,我们又怎么样使我们的仿真电路和实际的单板情况保持一致,需要我们不断去验证、调试。数字信号的眼图中包含了丰富的信息,可以体现数字信号的整体特征,能够很好的评估数字信号的质量,因而眼图的分析是数字系统信号完整性之一。眼图反映是整体的信号特征。原创 2021-10-09 10:27:43 · 10901 阅读 · 7 评论 -
信号完整性之S参数(八)
我们在信号完整性六给大家分享过S参数,就今天在之前的基础上再完善一下,有兴趣的同学可以一起讨论学习。这个是上一篇文章的链接link.,大家可以看一下,下面开始今天的分享:0.信号完整性问题的简单描述■ 信号完整性(SI):是指信号在传输路径上的质量,可以泛指电压、电流在互连结构传输过程中的信号质量问题。■ 信号质量包括以下几点(常见的signaling problem):1) 过冲(上过冲和下过冲)上过冲是信号高于信号供电电源电压的最高电压,下过冲是信号低于参考地电压的最低电压。过冲可能不会对功能产原创 2021-08-17 14:34:57 · 9273 阅读 · 1 评论 -
电源完整性之Cadence Sigrity Power DC_电热协同仿真
之前和大家分享过电源完整性之仿真设计原理链接: link.今天接着上一篇文章总结一下电源直流压降的的仿真操作流程及一些simulation中的设置参数,用到的是Cadence Sigrity 中的Power DC组件,来操作一下电热协同仿真,下面开始享受仿真的快乐吧:第0步:仿真简介电热协同仿真把电和热相互的影响考虑到了一起。因为电导率并不是固定不变的,而是和温度有关,随着温度的升高导电率会下降。同样电流流径电阻的时候会产生热量,此热量为焦耳热。因此为了获得准确的仿真信息,应考虑电与热的互相影响,进行电原创 2021-08-14 13:00:12 · 6526 阅读 · 6 评论 -
Cadence Allegro 软件使用技巧_导入导出DXF
Allegro中导入导入导出DXF简介:一. Allegro导入DXF文件:在进行PCB设计时,需要考虑结构要求,其要求就会体现在结构文件中。一般Allegro软件的结构文件为DXF。DXF文件中包含PCB板外形,定位孔位置大小、关键器件位置(接插件、霍尔等)、器件限高、禁布等区域位置要求,在进行PCB设计时,要求仔细检查结构方面的要求。1.DXF文件名不能有中文、”/”等非法字符。2.打开Allegro,单击File-Import-DXF,弹出如下界面:在上图选择DXF存放的路径、DXF的单位原创 2021-08-06 09:23:20 · 8638 阅读 · 2 评论 -
刘小同学 常谈 之 为什么不建议晶振放在板边
为什么不建议晶振放在板边辐射原理:从PCB布局可以看出,如果晶体正好布置在了PCB边缘,当产品放置与辐射发射的测试环境中时,被测产品的高速器件与实验室中参考接地会形成一定的容性耦合,产生寄生电容,导致出现共模辐射,寄生电容越大,共模辐射越强;而寄生电容实质就是晶体与参考地之间的电场分布,当两者之间电压恒定时,两者之间电场分布越多,两者之间电场强度就越大,寄生电容也会越大。晶体在PCB边缘时电场分布如下:晶体在PCB中间时电场分布如下:PCB中间的晶振与参考接地板之间的电场分布示意图从图中可以看出原创 2021-08-05 14:54:47 · 1652 阅读 · 0 评论 -
刘小同学 常谈 之 参考平面对于layout影响
我们常说的layout走线需要参考平面,是地平面还是电源平面或者其他,是完整还是不完整,有何影响,以下小小的仿真演示一下:1.先进行S参数提取,查看S11(回波损耗)、S12(插入损耗)、串扰(近端串扰和远端串扰)仿真结果如下:2.仿真结果分析:其中portDQ9损耗比较大,dB值明显大于其他端口,查看brd得知第二层参考电源平面不完整,造成阻抗反射3.经过优化,使其第二层电源平面完整,重新仿真,优化之后好于上一版仿真,结果如下:4.两次仿真结果对比:5.由于前两次仿真基于DQ线参考电原创 2021-08-05 09:18:02 · 1018 阅读 · 0 评论 -
信号完整性之Cadence Sigrity 回路电感仿真操作流程
今天和大家分享的是Optimize PI仿真操作流程,主要是介绍回路电感的提取。Optimize PI 是Sigrity公司专门针对电源网络目标优化的一款应用性工具,用于基于OptimizePI输出的一系列优化方案来优化其电源分配网络(PDS)的性能或节省成本、版图面积等。1.新建工程,选择Workspace 新建工程,选择license,如下图:2.加载文件,load an exiting layout转化好的spd文件,如下图:3.层叠设置,包括设置每层对应的厚度、材料(Dk\Df)、填充介原创 2021-07-27 19:59:00 · 5058 阅读 · 0 评论 -
信号完整性之Cadence Sigrity TDR仿真操作流程
今天和大家分享一下Cadence Sigrity TDR仿真操作流程,下面一起享受仿真的乐趣吧:1. 打开SPEED2000,在Mode中选择TDR/TDT Mode,设置如下图:2. 设置层叠(金属材料、介质材料和相应的层叠厚度)、过孔(镀铜厚度和材料)信息,设置如下图:3. 选择仿真信号网络、电源网络(设置电源的回流网络和电压值)和信号回流网络,设置如下图:4. 设置TDR电路模型,如下图:单端TX的模型设置:单端RX的模型设置:设置好的单端TX和RX模型:差分的模型设原创 2021-07-24 16:24:31 · 8199 阅读 · 7 评论 -
浅谈—IBIS入门理解
IBIS在信号完整性仿真中有不可或缺的作用,它可以作为一个源端和接收端。IBIS模型也被称为ANSI/EIA-656,这是一个建模的新标准,是一个行为级模型,电压和电流,电压和时间的关系。IBIS模型会把每个I/O或pin的几种状态(输入、输出、浮空),把这几种状态配置成几种模型,通过调用I/O或pin的几种模型来模拟输入输出。IBIS是一种精确的模型,因为它考虑I/O结构的非线性,ESD结构和封装寄生效应。扫描电压范围对于GND钳位是-VDD至VDD扫面电压范围对于电源钳位是VDD至2原创 2021-07-22 11:06:25 · 10040 阅读 · 14 评论 -
电源完整性之Cadence Sigrity Power SI_AC阻抗仿真
之前和大家分享过电源完整性之仿真设计原理链接: [link](https://blog.csdn.net/weixin_41808082/article/details/117065140?spm=1001.2014.3001.5501).今天接着上一篇文章总结一下电源AC阻抗的的仿真操作流程及一些simulation中的设置参数,用到的时候Cadence Sigrity 中的Power SI组件,下面开始享受仿真的快乐吧:1.仿真模式选择与文件导入选择Cadence Sigrity下的Power SI原创 2021-07-17 15:28:09 · 8497 阅读 · 6 评论 -
信号完整性之浅谈理解(七)
之前和大家分享过一些信号完整性的东西,包括串扰、阻抗、S参数等,这些可能相对的独立,每个都是基本的概念。那如果我们分析信号的质量的话,都是综合来看的一个波形好坏,波形的好坏就可能包括了这些所有的信号基本概念。今天和大家一下把这些问题综合考虑到一起来看看信号的完整性问题。1.信号质量信号完整性讲的就是保证从信号的源端发送出来,经过互连的传输,能够较好的被接收端收到。可能在互连的传输过程中会有一些能量损失,只要在信号质量允许的范围,就看保证有一个较好的信号完整性。信号的质量包括以下几点:1)过冲:上过冲O原创 2021-07-12 11:04:28 · 4481 阅读 · 0 评论 -
电源完整性之同步开关噪声SSN
造成电源完整性的问题有很过,之前也和大家分享过一些。但这些问题都不是独立的,他们之间的原理是互通,可能解决了这个问题另外一个问题就解决了。今天和大家一起简单总结一些造成电源完整性的问题:1.同步开关噪声SSN同步开关噪声Simultaneous Switch Noise,简称为SSN,代表的意思为大量的芯片同步切换时产生的瞬态电流在电源或地平面上产生的大量噪声现象,也称为????i噪声。同步开关噪声对电源完整性产生的影响主要表现为地/电源(Ground Bounce/Power Bounce)反弹现象。原创 2021-06-02 18:05:37 · 7264 阅读 · 2 评论 -
电源完整性之Cadence Sigrity Power DC_IR_Drop仿真
之前和大家分享过电源完整性之仿真设计原理链接: link.今天接着上一篇文章总结一下电源直流压降的的仿真操作流程及一些simulation中的设置参数,用到的时候Cadence Sigrity 中的Power DC组件,下面开始享受仿真的快乐吧:1.仿真模式选择与文件导入选择Cadence Sigrity下的Power DC组件,然后先择licence,最后就可以打开我们之前转化好的.SPD文件。操作如下图:2.设置层叠信息和过孔焊盘参数层叠信息:每层的介质厚度、材料、介电常数、介质损耗角等,如原创 2021-05-26 14:08:22 · 10228 阅读 · 22 评论 -
信号完整性仿真SI之Cadence Sigrity SPEED2000_眼图仿真(四)
今天给大家分享一个仿真的操作流程,是关于Cadence Sigrity SPEED2000的时域波形仿真和眼图仿真。我们会经常看见硬件工程师调试示波器上的一些信号的波形变化,其实这些也可以通过仿真电路的搭建来做出投板前的仿真,来优化走线,以减少版本的迭代次数。如果要和实际的信号保持一致,就要求仿真设置的参数和实际的参数保持一致,这也是仿真的重点和难点。下面先让我们了解一下Cadence Sigrity SPEED2000时域仿真的操作流程:1.仿真模式选择与文件导入选择Cadence Sigrity下的原创 2021-05-25 14:06:54 · 10259 阅读 · 2 评论 -
电源完整性之仿真设计原理
电源完整性(Power Integrity),简称为PI,也就是大家平常听说的PI。PCB板上的电源设计也是非常重要的,不当的设计也会引起很重要的影响。所以电源完整性PI和信号完整性SI,是我们互连设计人员应该同等重视的问题。今天整理本人接触的电源完整性PI的一些原理,从不的角度去看PI,会有不同的理解,下面开始喽!!!提到互连的电源设计,可能首先想到的电源分配网络(Power Distribution Nets),因为互连电源会有许多种,直流DC和交流AC,还有不同的电压调节模块(VRM)与不同的负载端原创 2021-05-24 17:13:32 · 5317 阅读 · 2 评论 -
信号完整性之Ansys SIwave_S参数提取(四)
接着上一章的信号完整性之Cadence Sigrity Power SI_S参数提取(三),今天总结一下Ansys SIwave的S参数提取,顺便看一下两个不同软件对于同一个仿真流程有哪些相同点和不同点:之前和大家分享过关于信号完整性之串扰仿真(一),由于一些基础的设计我们都是按照SIwave提供的流程指导进行设置的,所以前面几步就不进行重复了,大家可以点击下方link查看之前的文章:link.https://blog.csdn.net/weixin_41808082/article/details/1原创 2021-05-11 15:43:27 · 9415 阅读 · 1 评论 -
信号完整性之Cadence Sigrity Power SI_S参数提取(三)
上篇文章和大家分享了S参数的一些基本定义,今天share一下S参数提取的仿真操作流程。今天介绍的是Cadence Sigrity下面的Power SI的仿真流程:1.文件转换使用Power SI软件,同样的还是要转换文件格式。把.brd文件转化为.spd,使用的是SPDLinks中的CAD Translators。操作如下图:选择要仿真的文件:点击Transtate,转换完成之后自动保存为.spd文件:2.打开Power SI打开Power SI之后,新建工作界面,选择仿真模式。S参数提取使原创 2021-05-10 11:51:48 · 11877 阅读 · 3 评论 -
信号完整性之S参数(六)
一、S参数简介原创 2021-04-29 14:19:17 · 7136 阅读 · 0 评论 -
信号完整性之串扰仿真(二)
一、串扰仿真(二)以下Ansys SIwave 和Cadence Sigrity的串扰仿真操作流程,Cadence Sigrity 用到的组件是Power SI 和SPEED2000。可以在时域和频域两个角度来查看串扰的数据,话不多说,上图:原创 2021-04-25 10:21:24 · 2489 阅读 · 1 评论 -
信号完整性之串扰仿真(一)
一、串扰仿真以下Ansys SIwave 和Cadence Sigrity的串扰仿真操作流程,Cadence Sigrity 用到的组件是Power SI 和SPEED2000。可以在时域和频域两个角度来查看串扰的数据,话不多说,上图:1.Ansys SIwave 串扰的时域和频域仿真(一)Ansys SIwave 串扰的时域仿真下面我们按照SIwave提供的流程指导进行仿真设置:1.首先通过ANSYS Electronics Desktop软件来把brd文件导入SIwave中。2.根据向导原创 2021-04-23 14:14:22 · 7701 阅读 · 1 评论 -
信号完整性之串扰(四)
一、串扰的概念串扰是两条信号线之间的耦合、信号之间的互感和互容引起的。当信号在传输线上传播时,相邻信号线之间由于电磁场的相互耦合会产生不期望的噪声电压信号,即能量由一条线耦合到另一条线上。根据耦合的机理不同,可分为电感应(容性)耦合和磁感应(感性)耦合。产生串扰(crosstalk)的信号被称为干扰源(Aggressor)或动态线(active line),而收到干扰的信号被称为被干扰对象(Victim)或静态线(passive line)。通常,一个网络既是干扰源又是被干扰对象。串扰是发生在一个网络的原创 2021-04-22 09:12:52 · 4682 阅读 · 2 评论