FPGA工具vivado中约束文件格式错误导致比特流生成失败

最新推荐文章于 2024-07-23 10:27:38 发布
最新推荐文章于 2024-07-23 10:27:38 发布
阅读量3k 收藏 7
点赞数 4
文章标签： 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41895751/article/details/119871025
版权

在vivado中生成比特流时，综合和实现都能成功，在最后一步bit 的生成出现报错。

检查代码、约束都没发现什么错误。

最后发现约束文件有一个小小的格式错误，改正后，bit流成功生成

改正前（T11后少了个空格）：报错

改正后（T11后加上空格）：bit流生成通过

 

 

老王学FPGA
关注
  • 4
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
dvi2rgb_dvi2rgb_dvirgb_DVI_vivado_
09-30
为了将这个项目运行在Zedboard上，用户需要将这些文件导入Vivado环境，编译设计，生成比特流（bitstream），然后下载到Zedboard的FPGA中。之后，可能还需要编写或配置Zedboard的外围接口，如连接DVI输入和RGB输出的...
【常见 error】Vivado生成比特流时报错[DRC NSTD-1]和[DRC UCIO-1]
记录学习历程
05-23 1万+
目录 问题描述 错误信息翻译 解决办法 添加约束 执行TCL命令 更改顶层选项 问题描述 今天在生成工程的比特流时，出现如下的报错信息，经过上网查询相关错误的解决方案，以及自己摸索，发现可能是如下错误以及相应的解决方案。 错误信息翻译 [DRC NSTD-1]未指定的I/O标准:108个逻辑端口中有106个使用I/O标准(IOSTANDARD)值“DEFAULT”，而不是用户指定的值。这可能会导致单板的I/O竞争或不兼容，或影响性能和信号完整性，极端情况下可能导致所连接的设备
Vivado：Generate Bitstream比特流写入失败的解决方法
热门推荐
Ocean_waver的博客
04-24 2万+
1、问题描述 进行 Synthesis 和 Implementation 过程均没有问题，但是执行 Generate Bitstream 时显示失败。 出现问题时的引脚约束文件如下： 问题总结：逻辑引脚的标准值未经用户明确指定。 [DRC NSTD-1] Unspecified I/O Standard: 3 out of 3 logical ports use I/O standard (I...
vivado生成bit流失败的解决办法
yohe12的博客
03-11 1万+
vivado生成bit流失败的解决办法
acehg261.rar_Vivado_
08-09
最后，Vivado将设计转化为具体的逻辑门电路布局，生成适配特定FPGA或SoC的比特流文件，通过JTAG或SPI等接口下载到硬件设备，实现1553B接口的硬件部署。 综上所述，DCC公司的1553B手册结合Vivado工具，为开发者提供...
Vivado license(2018.3).zip
01-07
8. **Design Flow**: 一个完整的Vivado设计流程通常包括创建项目、导入IP、编写代码、设置约束、运行综合、实施、生成比特流（bitstream）以及下载到硬件等步骤。 9. **Performance Estimation**: 在设计过程中，...
UART.zip_FPGA verilog_fpga 串口协议_partlycbl_uart_uart串口
09-25
开发者可以自定义IP核的参数，然后在Vivado中进行综合和实现，最后将生成的比特流文件下载到FPGA中进行实际操作。 通过分析和理解这些文件，可以学习到如何在FPGA上实现一个完整的UART串口协议，以及如何进行回环...
FFT Vivado IP核实现
03-14
6. **综合与实现**：使用Vivado的综合工具将Verilog代码转化为逻辑门级表示，然后通过布局布线生成比特流文件。 7. **下载与验证**：最后，将比特流文件下载到FPGA硬件中，并进行功能验证。 在实现过程中，需要注意...
vivado生成bitstream流时发生错误
ime2224的专栏
12-29 931
问题端口:coarseOrFine[7:0]， coarse_content_bytes[31:0]， fine_content_bytes[31:0]， result_byte_data[7:0]， spec_resultData[15:0]， Start_next_trig, byte_data_ready, byte_data_valid, clk, eop, resultData_tready, resultData_tvalid, result_tx_dir, sop，和tx_done。
vivado生成bit流错误---[DRC UCIO-1]
cckkppll的博客
11-04 1514
vivado生成bit流错误---[DRC UCIO-1]
VIVADO无法生成比特流
QinZheng7575的博客
04-25 6380
VIVADO无法生成比特流 今天在做verilog实验的时候，在生成比特流这一步，发生了如下报错 报错如下： [DRC NSTD-1] Unspecified I/O Standard: 10 out of 10 logical ports use I/O standard (IOSTANDARD) value ‘DEFAULT’, instead of a user assigned speci...
Vivado 2018.3入门教程（三）：生成比特流文件+硬件连接
weixin_51944426的博客
09-02 1万+
这是我的Vivado 2018.3入门教程（四）：生成比特流文件+硬件连接 我的Vivado 2018.3入门教程大致分为四个部分： Vivado 2018.3入门教程（一）：创建工程+新建源文件. link. link. link. 想要完整的进行一个实验的话，可以参考这个教程！ FPGA实战（一）LED闪烁实验. 1 生成比特流文件 然后点击生成比特流文件 点击yes， 生成的过程需要一定的时间哦！ 再点击OK 此时可以看到右上角有一个转动的圆圈，说明正在生成中 点击这个键，可以查看进度 成功生成之
【vivado】Xilinx FPGA的 XDC约束中加入注释，为什么会导致该约束失效？
weixin_43778388的博客
06-23 737
在Vivado工程的调试中，xdc文件指定管脚后，我们偶尔会临时修改管脚位置，但之前的位置信息还想保留在xdc中，因此很多工程师就会选择将之前的管脚信息注释在修改位置的后面。比如下面的工程中，rxd_pin的位置本来是F25，我们需要临时改成E17，同时把F25注释到后面，表明这个位置之前是F25。首先大家需要知道的一点是，xdc里面的语句都是tcl脚本，所以语法也都是tcl的语法，如果语法错误，那xdc里面的内容也不会生效。再重新综合，打开管脚页面，可以看到，并没有任何错误和警告。
xilinx Vivado的使用详细介绍（2）：综合、实现、管脚约束、产生比特流文件、烧写程序、硬件验证
lxm920714的专栏
09-02 1万+
IO口配置（I/O Planning）/编辑约束文件（Edit Constraints Sets） 做好的模块，在烧写进板子之前，需要设置输入输出信号与板子上IO口的对应关系。 IO口设置有两种方法，第一种是直接创建并编辑约束文件，第二种是在图形界面进行设置。 编辑约束文件 操作和上一步添加Verilog设计文件、仿真文件基本一致，唯一的区别是选择Add or Create Simulation Sources。新建一个名为Zedboard_pin的约束文件。 打开Zedboard_p..
vivado下载bit流时出现引脚约束错误
weixin_44703138的博客
08-17 593
从完整项目中删去一些模块时留了一些空置引脚。
【嵌入式硬件】快衰减和慢衰减
最新发布
qq_39200110的博客
07-23 1598
在使用直流有刷电机驱动芯片A4950时，这款芯片采用的是PWM控制方式，我发现他的正转、反转有两种控制方式，分别是快衰减和慢衰减。
vivado比特流生成失败
09-12
在生成比特流时，您遇到了一个错误。根据您提供的引用内容和，错误报告显示了一个名为"DRC NSTD-1"的错误，指出在108个逻辑端口中有106个使用了默认的I/O标准值"DEFAULT"，而不是用户指定的值。这可能会导致I/O竞争、不兼容、性能和信号完整性问题，甚至可能损坏所连接的设备或组件。为了纠正这个错误，您需要指定所有逻辑端口的特定I/O标准值。 引用中提到了一个解决方案，即在Tcl文件中使用"set_property SEVERITY {Warning} [get_drc_checks NSTD-1]"命令来创建一个未指定I/O标准值的比特流。然而，这并不推荐，而且该解决方案仅忽略了错误而不是真正解决它。 要解决这个问题，您可以按照以下步骤进行操作： 1. 检查设计中所有逻辑端口的I/O标准值，确保它们都被正确地指定为您所需的值。 2. 如果有任何逻辑端口未指定I/O标准值，将其修改为正确的值，以解决DRC NSTD-1错误。 3. 重新运行比特流生成过程，并确保没有出现任何错误。 通过采取这些步骤，您应该能够成功生成比特流，而不会遇到DRC NSTD-1错误。记得在处理任何错误时，最好找出根本原因并修复它，而不是简单地忽略错误。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值