DDR的Burst Chop是怎么来的

最新推荐文章于 2024-03-16 13:23:00 发布
最新推荐文章于 2024-03-16 13:23:00 发布
阅读量1.1w 收藏 89
点赞数 13
分类专栏： DDR 文章标签： DDR BURST CHOP 突发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42005993/article/details/103827566
版权

突发长度BL（burst length）：

要弄清楚Burst Chop这个问题，首先要明白突发长度BL（burst length）。突发长度是指CPU发出完整的一次寻址信息以后，姑且寻的这个地址是ADDR，那么在随后的数据传输BL次，即一次寻址，传输多次数据。BL个数据对应的地址分别是ADDR,ADDR+1,ADDR+2…ADDR+BL。

 

Burst Chop（BC4）

我们知道，DDR3的突发长度burst length是8-bit ，DDR2的突发长度是4/8。DDR3为了向下兼容，针对4bit突发传输的时候，因为ddr3本身BL=8，一次寻址必须传8次数据，那怎么办呢？DDR3将8-bit中的后4bit屏蔽掉，这就叫作burst chop4 mode（BC4）

 

Burst chop英文释义

网上好多地方都翻译成“突然突发”，刚开始不懂的时候，完全不能从字面完全理解其含义。我觉得Burst chop译成“突发终止”好些吧，表示本应传输8bit的，实际传4bit就要停止了。Chop这个单词本身也有突然停止的意思。

 

问题，DDR3没法把BL设置为4吗，这样就不用浪费后面被屏蔽掉的数据传输时间？

DDR3标准里面已经定了BL=8，并且我们也可以理解。因为DDR3是8位预取的，内部一个时钟，即送8bit的数据到传输buffer里面，Buffer是8bit的。

 

更多好文，关注下方公众号

 

硬件工程师炼成之路
关注
  • 13
    点赞
  • 踩
  • 89
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
DDR3 Burst理解
zhangfangyuan2010的博客
03-18 7459
DDR3 BurstDDR3 Burst理解 DDR3 Burst理解 DDR2是四位预取（4-bit Prefetch），DDR3和DDR4都是八位预取（8-bit Prefetch）。而8-bit Prefetch可以使得内核时钟是DDR时钟的四分之一，这也是Prefetch的根本意义所在. 该DDR3数据位宽为16bit，prefetch数据大小为16bit(数据位宽）*8（burst l...
xilinx fpga ddr3 lcd图片显示
01-18
本项目着重讨论如何在Xilinx FPGA中利用DDR3 SDRAM（Double Data Rate Third Generation Synchronous Dynamic Random-Access Memory）来实现LCD（Liquid Crystal Display）屏幕的图像显示。 DDR3 SDRAM是一种高速、...
DDR3相关概念
weixin_44101336的博客
04-30 6374
1、BL8 突发长度 理解一下概念： 突发传输： 在通信领域中一般指在短时间内进行相对高带宽的数据传输。 Burst(突发)： 是指在同一行中相邻的存储单元连续进行数据传输的方式。 BL突发长度： 连续传输的周期数就是突发长度。 在突发传输的模式下，多个数据单元(相当于一个数据块)来传送，从而提高传输效率。 BL8： 突发长度为8，app_addr必须是8对齐的地址，比如数据宽度Data Width为32，每次读写数据的长度为8*32=256bit。 2、MIG时钟和DDR3时钟 例如IP核 中配置如下：
DDR知识一：关于Burst和Prefetch的理解
不定期发布一些CPU、DDR、NAND、PCIE等相关知识的学习和感悟。
01-10 3459
猝发长度（Burst Length, BL）是指某行打开期间，能够连续读取的列数；而预取（Prefetch）则是指在指定BANK和行列地址之后，可以往该地址内写入（或读取）的数据量（DDR3是8Bytes）。
DDR扫盲—-关于Prefetch(预取)与Burst(突发)的深入讨论
二进制模----细微行动改变影响世界
05-27 1万+
https://www.jianshu.com/p/c089be88f3c6
SDRAM参数
云行雨施 品物流形
12-27 2116
1、认识内存相关工作流程与参数     首先，我们还是先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述以SDRAM为例，因为时序图看起来会简单一些，但相关概念与DDR SDRAM的基本相同。       SDRAM的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column
burst
blueseaineye的专栏
09-28 860
http://sourceforge.net/projects/burst/
DDR3基础详解
热门推荐
Respate
08-07 3万+
DDR3基础详解 最近在IMX6平台下做DDR3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究DDR3的引脚与时序，此篇是我在学习DDR3做的归纳与总结，其中有大部分内容是借鉴他人的 博客，大部分博客的链接我已经贴出来了，如果存在版权或知识错误请直接联系我。 PS:本着知识共享的原则，此篇博客可以随意转载，不过请标明出处(虽然大部分内容不是我写的，但是整理也挺累的 _ ！) 一、专有名词索引表 名称缩写 名称含义 名称描述 RAS 行地址选通脉冲 Ro
ddr3的读写操作
11-15
6. **burst模式**：DDR3内存支持突发（Burst）传输，这意味着连续的数据可以在一次时钟周期内连续读取或写入，提高了数据传输速率。 7. **测试和验证**：在实现DDR3读写操作后，通常需要进行详尽的测试，包括功能...
FPGADDR3 64突发
06-22
"64突发"（64-Burst）是指DDR3内存的一种工作模式。在DDR内存中，数据是以突发（Burst）的方式传输的，即在一次时钟周期内连续传输一组相同地址的数据。64-Burst意味着每次传输连续的64位数据（8字节）。这种模式...
DDR_PHY_Interface_Specification_v5_0.pdf
09-13
DFI 5.0 spec，DDR PHY 5.0规格，上传备用 The DDR PHY Interface (DFI) is an interface protocol that defines the signals, timing parameters and programmable parameters required to transfer command information and data across the DFI and between the MC and the PHY.
三星DDR规格书
04-04
MT41K256M16HA MT41K256M16HA
micron-4GB-DDR3L 规格书
03-09
* 固定 Burst 长度 (BL) 为 8，burst 切分 (BC) 为 4 (通过模式寄存器设置 [MRS]) * 可选择 BC4 或 BL8 实时 (OTF) * 自刷新模式 * 温度范围：0°C to +95°C * 自刷新温度 (SRT) * 自动自刷新 (ASR) * 写入均衡 * ...
DDR4规范要求
03-05
1. DDR—动态随机存储器 2. tRC（row cycle time） --行循环时间 3. tRCD-----从行有效到读/写命令发出之间的时间间隔 4. tRRD（Row active to Row active delay） --行激活到激活延迟时间 5. tCK---时钟周期 6. AL...
SRAM SDRAM DDR 简介
monkea123的博客
11-27 8425
SRAM 为什么要讲 SRAM 呢？因为大多数的朋友最先接触 RAM 芯片都是从 SRAM 开始的，因为大量的 STM32 单片机开发板都使用到了 SRAM，比如 F103、 F407 等，基本都会外扩一个512KB 或 1MB 的 SRAM 的，因为 STM32F103/F407 内部 RAM 比较小，在一些比较耗费内存的应用中会出现内存捉紧的情况，比如 emWin 做 UI 界面。我们简单回顾...
DDR协议基础进阶（三）——（基本功能、初始化、MR寄存器）
最新发布
ppqppl的博客
03-16 1938
DDR核心技术点就在于（1）双沿传输。（2）预取prefetch。实际上，Prefetch并不是什么新技术，在DDR1就开始应用了，我们以前经常能看到这样描述DDR，“在时钟周期的上沿和下沿都能传输数据，所以传输率比SDRAM快了一倍”，这就说上沿传输一位数据，下沿传输一位数据，在一个时钟周期内一共传输两位数据(2-bit)，但这2-bit数据得先从存储单元预取出来才行（一个时间周期）。换句话说，一次读2-bit的数据，然后在I/O时钟上升沿和下降沿传输出去，这就是2-bit Prefetch技术。
对SDRAM中“突发（Burst）” 的理解
hbcbgcx的博客
12-27 1万+
http://blog.sina.com.cn/s/blog_4a6ecb3e0100t7ho.html 在模式寄存器中需要设置SDRAM的突发长度、突发类型以及其它的一些设置。我们这里这种讲解“突发长度” 、“ 突发类型”。有这样的一张表格： 我现在有三个疑问： （1）突发的概念。 （2）1、2、4、8、全页代表什么。 （3）全页、保留有什么区别，即A3的作用。 那么，我们现在就开始探索一下这...
DDR5 VS DDR4
weixin_42238387的博客
09-19 1930
随着英特尔第 12 代 Alder Lake-S 处理器计划在今年年底推出，下一代 DRAM 即将正式问世（内存厂商已量产或小批量DDR5），DDR5 将会以4,800Mbps 起步进入零售市场。相比之下，根据 JEDEC 规范，DDR4速度只能达到3,200Mbps。 DDR5做了许多改变来提高内存传输频率。首先，增加BL将内存预取增加到 16；其次，将banks加倍到 32（每个 BG 2 或 4 个），同时还支持旧的 16 banks、刷新（基于每个bank刷新）和双通道 DIMM等： 突发.
DDR BURST原理
09-01
DDR（Double Data Rate）BURST是一种内存访问模式，用于提高存储器的访问效率。DDR BURST原理如下： 1. 数据预取：DDR BURST利用了存储器的局部性原理，即程序在执行过程中，往往会访问连续的内存地址。DDR BURST通过预取数据，将相邻的数据块一次性读取到缓存中，以提高后续读取数据的速度。 2. 数据缓冲：DDR BURST使用了数据缓冲技术，将读取到的数据存放在缓存中，减少了与存储器之间的通信次数。这样可以提高内存访问的效率，降低延迟。 3. 数据复用：DDR BURST允许在一次存储器访问中传输多个数据。通过将多个数据同时传输到CPU或其他设备中，在同样的时间内完成更多的数据传输，提高了带宽利用率。 4. 内部并行处理：DDR BURST可以同时进行读取和写入操作。在读取数据的同时，可以将部分数据写入到存储器中。这种内部并行处理方式可以提高存储器的吞吐量。 综上所述，DDR BURST通过使用数据预取、数据缓冲、数据复用和内部并行处理等技术，提高了存储器的访问效率和带宽利用率。这种存储器访问模式广泛应用于现代计算机系统中。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值