异步时序逻辑电路分析步骤:
(1)列方程组:
①时钟方程, ②激励方程, ③次态方程.
(2)绘制状态表.
绘制状态表时的思路与同步时序逻辑电路有些许不同: 要根据每个触发器的时钟方程来填充状态表. 以这里的分析过程举例. 
、
、
= 1时, 表示时钟有效; 否则时钟无效. 由于0#触发器的时钟信号引脚直接接到系统的时钟信号线上, 故0#触发器和系统时钟CP保持一致: 这是求次态的突破口. 这样一来, 系统
有效时, 也有效, 所以
. 既然
本文详细分析了异步时序逻辑电路的步骤，重点介绍了如何根据时钟方程、激励方程和次态方程列方程组，并通过填充状态表来理解电路在时钟上升沿时的行为。强调了异步电路中触发器状态转换的延迟可能导致的不确定状态，以及如何确保输入信号变化的安全性。最后，阐述了绘制状态图和时序图的重要性，以辅助分析电路功能。
最低0.47元/天 解锁文章
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
