试用JK触发器和必要的门电路设计一同步时序逻辑电路, 当X=1时电路实现5进制计数器功能, 初态为000; 当X=0时, 电路实现6进制计数器功能, 初态为000.

最新推荐文章于 2023-12-04 21:47:33 发布

好梦成真Kevin

最新推荐文章于 2023-12-04 21:47:33 发布

阅读量8.7k

点赞数 5

分类专栏：数字电路文章标签：同步时序逻辑电路

本文链接：https://blog.csdn.net/weixin_42048463/article/details/103862355

版权

本文利用JK触发器和门电路设计了一款同步时序逻辑电路。当输入信号X为1时，电路工作为5进制计数器，初始状态为000；而当X为0时，电路转变为6进制计数器，同样从000开始计数。设计过程包括分析状态表、状态激励表，推导出驱动方程和输出方程，最终绘制出电路原理图。

摘要由CSDN通过智能技术生成

根据题目的要求, 得到状态表.

状态表
X	Q2	Q1	Q0	Q2*	Q1*	Q0*	Z
0	0	0	0	0	0	1	0
0	0	0	1	0	1	0	0
0	0	1	0	0	1	1	0
0	0	1	1	1	0	0	0
0	1	0	0	1	0	1	0
0	1	0	1	0	0	0	1
0	1	1	0	×	×	×	0
0	1	1	1	×	×	×	0
1

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

好梦成真Kevin

关注关注

5
点赞
踩
25

收藏

觉得还不错? 一键收藏
打赏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

电工学复习【9】-- 触发器和时序逻辑电路

qq_51947882的博客

05-20

8295

Sd非和Rd非都是输入端，Q和Q非都是输出端被遮住的部分：可能是0 Rd非是直接置零端，如果输入的Rd = 0，则Rd非为1，此时输出结果会被强制置零 Sd非是直接置一端，如果输入的Sd = 0，则Sd非为1，此时输出结果会被强制置一高电平就可以看作输入是 1 低电平就可以看作输入是0 jk触发器只在时钟脉冲的下降沿触发主从型jk触发器的状态表必须得背下来图中的红线部分就是原态画上面输出Q波形图的画法： 1.将时钟脉冲的所有下降沿用虚线延长到输出Q所在的波形图处...

同步六进制加减法可逆计数器(JK).ms7

11-12

本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.

1 条评论您还未登录，请先登录后发表或查看评论

采用JK触发器设计五进制计数器

wjhsg的专栏

12-24

1万+

Matlab的Simulink用JK触发器做五进制计数器

weixin_42353399的博客

06-27

9717

Matlab的Simulink用JK触发器做五进制计数器介绍仿真图介绍万能的MATLAB实现一个五进制计数器，状态转换图如下： JK触发器的逻辑功能：如果使用简单便捷不画真值表不看公式不化简的方法，则考虑把JK触发器两端接一起，取1时输出取反，取0时输出保持不变。对于Q0，考虑当Q0 Q1 Q2状态为000或111时，J0、K0为1，Q0取反，其他情况J0、K0为0。对于Q1、Q2也是一样的思想。即： J0=K0=Q0‾⋅Q1‾⋅Q2‾+Q0⋅Q1⋅Q2J_0 =K_0= \overline{Q

同步五进制减法计数器(JK)

weixin_42048463的博客

10-28

1万+

JK触发器设计一个七进制计数器

05-23

用JK触发器设计一个七进制计数器,要求它能自启动。已知该计数器的状态转换图及状态编码

数字电路习题及解答(触发器及时序逻辑电路).pdf

10-04

本文件涵盖了触发器和时序逻辑电路相关的知识点，包括触发器的类型、特点、应用场景、触发器之间的相互转换关系、计数器的设计和实现、施密特触发器电路的设计和实现等。这些知识点都是数字电路设计和实现的基础。

数电实验四同步时序逻辑电路分析

07-21

本实验主要目标是理解和分析同步时序逻辑电路的分析与设计方法，重点掌握移位寄存器和同步计数器的工作原理。首先，实验中涉及的是三位移位型计数器，由三个D触发器首位相接构成。在这样的电路中，D3的输入是Q1和Q...

时序逻辑电路练习题.docx

07-13

时序逻辑电路是数字系统设计中的重要组成部分，主要用于存储数据和实现序列操作。时序逻辑电路通常由组合逻辑电路和存储元件（如触发器）组成，它们的输出不仅取决于当前的输入，还取决于电路的先前状态。以下是根据...

同步时序逻辑电路功能分析之同步六进制减法计数器

weixin_42048463的博客

09-28

8747

由于从状态 000 -> 101 时, Y 由 1 -> 0, 所以可以推断出这里的JK触发器采用下降沿触发方式(在绘制时序图时要和上升沿触发方式的JK触发器的绘制方式区分开来). 从下面绘制的状态图中我们可以看出, 该同步时序逻辑电路具有自启动功能. ...

试用D触发器和74151设计一同步时序逻辑电路, 当X=1时电路实现5进制计数器功能, 初态为000; 当X=0时, 电路实现6进制计数器功能, 初态为000.

weixin_42048463的博客

01-06

4209

根据题目的描述, 得到状态表. 状态表 X Q2 Q1 Q0 Q2* Q1* Q0* Z 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 ...

试用D触发器和必要的门电路设计一同步时序电路, A=1时实现5进制计数, A=0时实现4进制计数, 要求只有一个进位输出端.

weixin_42048463的博客

12-24

6124

根据题目的描述, 绘制状态表. 状态表 A Q2 Q1 Q0 Q2* Q1* Q0* Z 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 ...

用一片74LS90实现一个六进制计数器，并画出实验连接线路图。

m0_51325731的博客

12-19

5328

六进制计数器

第3章使用门电路搭建触发器

booksyhay的专栏

09-07

5877

先使用或非门搭建一个反馈电路：电路的特点：使用2个或非门。或非门的特点是，有一个输入为1，则输出为0. 当A和B都为1时，X和Y的输出都是0 当A为1、B为0时：X为0，Y为1；当A为0、B为1时，X为1，Y为0；当AB都为0时，X和Y的状态不确定。实际上，也不是随机值，而是上一次的值。因为A和B变为0时，不影响或非门的输出，也就不影响X和Y的状态。这种电路就具备了“记忆...

试设计5进制计数电路