上下拉电阻在芯片设计中扮演重要角色，内部的弱上下拉提供默认电平，但可被外部电阻增强。无上下拉的OC或OD状态需外部接上下拉以实现强上下拉效果。理解这些概念对于电子电路设计至关重要。
一般来说，所谓的上下拉是指芯片管脚的电平表现方式。有以下两种情况
- 芯片内部本身具有上下拉电阻----其内部具有的一般都是较大的电阻，而导致上下拉的电流比较小，所以一般都称作**弱**上拉或者下拉。即使内部有这种弱的上下拉电阻，我们也可以通过外部增加小的电阻，也增强上下拉，从而，也就是外部的强上下拉。
- 芯片内部无上下拉电阻，OC或者OD，需要直接外部接入上下拉，这样就是强上下拉。
参考有如下网址：
http://bbs.eeworld.com.cn/thread-1070283-1-1.html
http://bbs.eeworld.com.cn/thread-239124-1-1.html
https://www.zhihu.com/question/23167435
扫一扫
1040
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
