DSU是如何维护core之间cache的一致性的

快速链接:
.
👉👉👉 个人博客笔记导读目录(全部) 👈👈👈

• 付费专栏-付费课程 【购买须知】:
• 【精选】ARMv8/ARMv9架构入门到精通-[目录] 👈👈👈

我们先看一个DynamIQ cluster的框图

Snoop Control Unit (SCU) 保持core和 L3 中的缓存之间的一致性。 SCU 包括一个 Snoop Filter 以优化一致性维护操作

SCU 维护cluster中所有数据缓存之间的一致性。 SCU 包含的缓冲区可以处理core之间的 cache-to-cache传输，而无需读取或写入数据到 L3 高速缓存。 缓存migration 使用dirty缓存线可以在core之间移动，并且不需要将传输的缓存线数据写回三级缓存。

Accelerator Coherency Port
Accelerator Coherency Port (ACP) 是一个可选的slave接口。 ACP 提供对可缓存内存的直接内存访问。 SCU 通过检查 ACP 访问以在core和 L3 缓存中分配来保持缓存一致性。 ACP 实现了ACELite 协议的一个子集。

L3 缓存数据分配策略根据数据使用模式而变化。 当数据仅在一个core中分配时使用exclusive分配。 在cores之间共享数据时使用inclusive分配。
例如，core0第一次读一个数据时会在 L1 或 L2 缓存中分配数据，但未在 L3 缓存中分配。 当数据从core0 被替换出去时，被被替换的数据将被分配到 L3 缓存中。 这时候的分配策略是exclusive的。 如果core0又重新获取该数据，则将其分配到core0 的 L1 或 L2 缓存中，并从 L3 缓存中删除，保持行独占。 如果这时core1 也对该数据进行读取，它将缓存在core0的L1/L2、core1的L1/L2、L3 中， 在这种情况是inclusive的。