《SOC架构-ARM架构-文档导读》-目录

快速链接:
.
👉👉👉 个人博客笔记导读目录(全部) 👈👈👈

• 付费专栏-付费课程 【购买须知】:
• 【精选】ARMv8/ARMv9架构入门到精通-[目录] 👈👈👈
• 《SOC架构-ARM架构-文档导读》-[目录]👈👈👈

依托ARM官方文档，以翻译、直译、总结为主为主的，深度/深入 学习ARM架构的文章。

持续更新中…，越早购买越划算

【简介】

• 01-Introducing the Arm architecture
  
  

【指令集】

• 02-Armv8-A Instruction Set Architecture
• A64 Instruction Set Architecture
  
  

【总线和协议】

• 03_Introduction_to_AMBA_AXI
• Introducing the AMBA Coherent Hub Interface
• Atomic transactions in AMBA CHI
  
  

【安全架构】

• 04-TrustZone for Armv8-A
• 08-Isolation using virtualization in the Secure World_Whitepaper
• 13-Introduction to security
• 14-Providing protection for complex software
• 15-Arm-Confidential-Compute-Software-Stack
• 15.2-armv9的RME简介
• 07-Armv8-A virtualization
  
  

【异常 & 中断 & gic】

• 05-Exception model
• 06-GICv3_v4_overview
• Arm通用中断控制器v3和v4的LPI locality-specific_peripheral_interrupts_arm_generic_interrupt_controller_v3_and_v4_102923_0100_01_en
  
  

【内存管理 和 cache】

• 09-LearnTheArchitecture-MemoryManagement
• 10-Armv8-A memory model guide
• 11-Memory Management Examples
• Arm内存扩展概述 Overview of Arm Transactional Memory Extension
  
  

【Timer】

• 12-Generic Timer ⚡
  
  

【电源管理】

• Arm电源控制系统架构 --7万六千字 DEN0050D_Power_Control_System_Architecture
• 使用 Arm IP 进行 SoC 低功耗设计
  
  

【MPAM】

• MPAM简介
• 内存系统资源划分和监控（MPAM）软件指南 learn_the_architecture_-_memory_system_resource_partitioning_and_monitoring_(mpam)_software_guide_108032_0100_01_en
  
  

【PMU】

• Arm PMU详解
  
  

【RAS】

• RAS学习笔记 --ongoing
  
  

【Debug】

• Before debugging on Armv8-A
• Debugger usage on Armv8- A Learn the architecture - Debugger usage on Armv8- A
• AArch64 self-hosted debug Learn the architecture - AArch64 self-hosted debug
• Understanding Armv9-A trace Learn the architecture - Understanding Armv9-A trace
• Learn the architecture - Understanding Armv9-A trace
• Armv8-A external debug
  
  

【Barrier】

• Memory Systems, Ordering, and Barriers
  
  

【TODO】

【TODO】

【TODO】

【TODO它】

【架构其它】

• 16-Understanding the Armv8.x extensions ⚡
  
  

【FF-A架构精讲】

• 第二章 Introduction
• 第三章 Software architecture
• 第四章 Concepts
• 第五章 Setup
• 第六章 Identification and Discovery
• 第七章 Message passin
• 第八章 Partition runtime models
• 第九章 Interrupt management
• 第十章 Notifications
• 第十一章 Memory Management
• 第十二章 Interface overview
• 第十三章 Status reporting interfaces
• 第十四章 Setup and discovery interfaces
• 第十五章 CPU cycle management interfaces
• 第十六章 Messaging interfaces
• 第十七章 Memory management interfaces
• 第十八章 Notification interfaces
• 第十九章 Interrupt management interfaces
• 第二十章 Appendix
  
  

【ARM C1-Premium Core处理器详解】

• 第一章 ARM C1-Premium Core简介
• 第二章 Arm C1-Premium Core技术架构
• 第三章 Arm C1-Premium核心时钟与复位系统解析
• 第四章 Arm C1-Premium 核心电源管理技术解析
• 第五章 Arm C1-Premium 内存管理单元详解
• 第六章 Arm C1-Premium L1指令内存系统解析
• 第七章 Arm C1-Premium L1数据内存系统解析
• 第八章 Arm C1-Premium核心L2内存系统解析
• 第九章 Arm C1-Premium 核心内部内存直接访问指南
• 第十章 Arm C1-Premium Core RAS扩展支持
• 第十一章 ARM C1-Premium核心实用总线解析
• 第十二章 Arm C1-Premium GIC CPU接口详解
• 第十三章 Arm C1-Premium核心架构解析
• 第十四章 Arm C1-Premium核心SVE技术解析
• 第十五章 Arm C1-Premium系统控制寄存器详解
• 第十六章 Arm C1-Premium核心调试系统深度解析
• 第十七章 Arm C1-Premium性能监控单元(PMU)事件详解
• 第十八章 Arm C1-Premium Core 嵌入式追踪扩展 (ETE) 详解
• 第十九章 Arm C1-Premium TRBE技术解析
• 第二十章 Arm C1-Premium活动监视器扩展（AMU）
• 第二十一章 ARM C1-Premium 核心 SPE 技术解析
  
  

【Armv9 gicv5架构详解】

• 2.1-第二章 PE architecture
• 2.10-2.10 虚拟CPU接口
• 2.11-2.11 GIC同步异常优先级
• 2.12-2.12 中断排序模型与同步要求
• 2.13-2.3 Interrupt Domains
• 2.2-2.2 GICv5 CPU接口
• 2.3-2.3 中断域概述
• 2.4-2.4 中断类型与标识符详解
• 2.5-2.5 处理器核间中断(IPI)
• 2.6-2.6 GIC 系统指令详解
• 2.7-2.7 中断优先级
• 2.8-2.8 中断处理
• 2.9-2.9 物理CPU接口
• 3-第3章 GICv5 系统架构
• 3.1-3.1 中断域
• 3.2-3.2 GIC系统组件间通信
• 3.3-3.3 GIC数据结构的缓存一致性考虑
• 4-第4章 中断路由服务(IRS)解析
• 4.1-4.1 IRS与CPU接口间的通信机制
• 4.10-4.10 虚拟中断
• 4.11-4.11 IRS电源管理
• 4.12-4.12 IRS内存访问规则解析
• 4.13-4.13 IRS对MPAM的支持
• 4.14-4.14 IRS对内存加密上下文的支持
• 4.15-4.15 IRS软件错误报告支持
• 4.2-4.2 中断信号传递
• 4.3-4.3 IRS域解析
• 4.4-4.4 IRS配置详解
• 4.5-4.5 IRS同步请求
• 4.6-4.6 中断配置与状态
• 4.7-GICv5架构解析
• 4.8-GICv5架构解析 - 4.8 物理中断
• 4.9-4.9 虚拟化数据结构
• 5-第5章：中断转换服务(ITS)架构解析
• 5.1-第5.1章 ITS域解析
• 5.2-第5.2章 ITS操作详解
• 5.3-5.3 翻译结构
• 5.4-5.4 ITS缓存管理解析
• 5.5-5.5 ITS内存访问规则解析
• 5.6-5.6 ITS对MPAM的支持
• 5.7-5.7 ITS对内存加密上下文的支持
• 5.8-5.8 ITS 软件错误报告支持
• 6-第6章：中断线桥(IWB)架构解析
• 6.1-GICv5架构解析：6.1 IWB线控制寄存器
• 6.2-GICv5架构解析
• 7-第7章 GIC性能监控单元(PMU)架构解析
• 7.1-GICv5架构解析
• 7.2-7.2 GIC PMU溢出中断
• 7.3-7.3 GIC PMU 事件类型
• 7.4-GIC性能监控单元事件过滤机制解析
• 7.5-GIC性能监控单元解析
• 7.6-7.6 ITS PMU事件解析
  
  

【Armv9 DSP120详解】

• 1-DynamIQ™ Shared Unit-120 技术解析
• 2-DynamIQ™ Shared Unit-120 技术解析
• 2.1-2.1 DynamIQ™ Shared Unit-120 特性解析
• 2.2-2.2 DynamIQ™ Shared Unit-120 配置参数
• 2.3-2.3 集群配置解析
• 2.4-2.4 支持的标准与规范
• 2.5-2.5 测试功能特性解析
• 2.6-2.6 设计任务
• 2.7-2.7 核心、复合体与处理元件编号系统
• 2.8-2.8 产品修订版本
• 3.1-3.1 DynamIQ集群组件解析
• 3.2-3.2 DynamIQ™集群共享逻辑组件
• 3.3-3.3 DebugBlock组件解析
• 3.4-3.4 接口
• 4.1-4.1 时钟系统
• 4.2-4.2 时钟域
• 4.3-4.3 复位系统
• 4.4-4.4 使用电源策略单元进行复位
• 5.1-5.1 DSU-120 电源管理解析
• 5.10-5.10 最大功率缓解机制
• 5.11-5.11 DSU-120 电压域
• 5.2-5.2 DSU-120 支持的电源域
• 5.3-5.3 集群电源模式解析
• 5.4-5.4 L3 RAM 电源控制解析
• 5.5-5.5 集群运行模式解析
• 5.6-5.6 集群RAM实例的电源状态
• 5.7-5.7 集群PPU模式转换
• 5.8-5.8 核心 PPU 模式
• 5.9-5.9 复合体电源管理
• 6.1-6.1 电源策略单元(PPU)
• 6.10-6.10 核心完全保持模式与静态模式限制
• 6.2-6.2 电源策略单元操作解析
• 6.3-6.3 实用总线访问解析
• 6.4-6.4 集群PPU模式控制解析
• 6.5-6.5 核心电源模式控制
• 6.6-DynamIQ共享单元-120技术解析
• 6.7-6.7 集群与核心的显式复位及调试恢复模式
• 6.8-6.8 核心与集群之间的电源模式依赖关系
• 6.9-6.9 电源转换期间的ECC错误解析
• 7.1-DSU-120 L3缓存架构解析
• 7.2-7.3-DSU-120 缓存架构解析
• 7.4-7.4 L3缓存分区技术
• 7.5-7.5 带宽分区技术解析
• 7.6-7.6 缓存贮藏 (Cache Stashing)
• 7.7-7.7 L3缓存数据RAM延迟
• 7.8-7.8 缓存切片与电源分区
• 8.1-8.1 多CHI总线主端口配置解析
• 8.2-8.2 配置CHI总线主端口使用地址目标组
• 8.3-8.3 多主端口下的CHI事务路由
• 8.4-8.4 CHI特性解析
• 8.5-8.5 CHI配置详解
• 8.6-8.6 CHI主接口属性解析
• 8.7-8.7 CHI通道特性解析
• 8.8-8.8 CHI事务详解
• 8.9-8.10-GICv5架构解析
• 9.1-DynamIQ™ Shared Unit-120 技术解析
• 9.2-9.2 配置AXI总线主端口使用地址目标组
• 9.3-9.3 多主端口AXI事务路由机制
• 9.4-9.4 AXI主端口接口特性解析
• 9.5-9.6-DynamIQ Shared Unit-120 技术解析
• 9.7-9.7 AXI事务解析
• 9.8-9.9-9.10-9.11-9.12-DSU-120 架构深度解析
• 10-第10章 ACP从接口解析
• 10.1-10.1 ACP接口特性解析
• 10.2-DynamIQ Shared Unit-120 技术解析
• 10.3-10.3 ACP事务解析
• 10.4-10.4 ACP性能优化指南
• 10.5-10.5 DVM侦听事务支持
• 11-第11章 AXI或CHI主设备外设端口解析
• 11.1-11.1 支持的内存和事务类型
• 11.10-11.12-DynamIQ Shared Unit-120 技术解析
• 11.2-11.2 外设端口地址范围映射
• 11.3-11.3 AXI 64位外设端口接口特性解析
• 11.4-11.4 AXI 256位外设端口接口特性解析
• 11.5-11.5 AXI 64位外设端口事务解析
• 11.6-11.6 AXI 256位外设端口事务解析
• 11.7-11.7 CHI外设端口属性解析
• 11.8-11.8 CHI外设端口接口特性解析
• 11.9-DynamIQ™ Shared Unit-120 技术解析
• 12.1-DSU-120 RAS扩展支持解析
• 12.2-12.3-DSU-120 错误处理机制解析
• 12.4-12.4 错误检测与报告机制解析
• 12.5-12.5 错误注入机制解析
• 12.6-12.6 电源转换期间的ECC错误
• 12.7-12.7 集群RAS寄存器解析
• 13-第13章：Utility Bus 功能解析
• 13.1-13.1 实用总线访问解析
• 13.2-13.2 系统组件基地址解析
• 14-DSU-120系统控制寄存器解析
• 15-第15章 DSU-120调试系统架构解析
• 15.1-15.1 缓存调试解析
• 15.2-15.2 支持的调试方法解析
• 15.3-15.4-DSU-120 调试系统解析
• 15.5-15.5 DebugBlock 概述
• 15.6-15.6 DebugBlock 子组件解析
• 15.7-15.7 嵌入式交叉触发(ECT)概述
• 15.8-15.8 外部CTI寄存器解析
• 15.9-15.10-15.9-15.10 DynamIQ集群追踪与组件识别
• 16-第16章 ROM表解析
• 16.1-16.1 调试系统地址映射
• 16.2-16.2 DebugBlock ROM 表解析
• 16.3-16.3 集群ROM表解析
• 16.4-16.5-DynamIQ共享单元技术解析
• 16.6-16.6 外部调试ROM寄存器解析
• 17.1-DynamIQ™ Shared Unit-120 技术解析
• 17.2-17.2 PMU事件解析
• 17.3-17.4-DSU-120 PMU 架构解析
• 18.1-18.2-DynamIQ Shared Unit-120 技术解析
• 18.3-18.3 外部集群活动监控单元寄存器
• 18.4-18.4 活动监视器事件
  
  

【Learn the architecture——2025最新】

• 010-Introducing the Arm architecture-Arm架构介绍
• 020-Armv8-A Instruction Set Architecture
• 030_Introduction_to_AMBA_AXI
• 031-introducing_amba_chi_user_guide
• 040-TrustZone for Armv8-A
• 041-Secure_software_guidelines_for_Armv8
• 042-Isolation using virtualization in the Secure World_Whitepaper
• 043-Introduction to security-安全介绍指南
• 044-Providing protection for complex software-复杂软件的保护机制
• 045-Introducing-Arm-Confidential-Compute-Architecture
• 046-Arm-Confidential-Compute-Software-Stack
• 050-Exception model-异常模型指南
• 051-aarch64_exception_and_interrupt_handling_100933_0100_en-AArch64异常与中断处理指南
• 061-generic_interrupt_controller_v3_and_v4__lpis_102923_0100_01_en_overview-
• 062-generic_interrupt_controller_v3_and_v4__virtualization_107627_0102_02_en
• 070-Armv8-A virtualization
• 071-aarch64_virtualization_100942_0100_en-虚拟化技术指南
• 080-LearnTheArchitecture-MemoryManagement-内存管理架构指南
• 081-armv8_a_memory_systems_100941_0100_en
• 082-Armv8-A memory model guide
• 083-Memory Management Examples
• 084-armv8_a_address_translation-地址转换指南
• 085-aarch64_memory_attributes_and_properties_102376_0200_01_en
• 086-arm_address_translation_unit_specification_107714_0000_01_en
• 090-smmu_software_guide_109242_0100_01_en-back-SMMU 软件指南
• 090-smmu_software_guide_109242_0100_01_en-SMMU 软件指南
• 100-memory_systems__ordering__and_barriers_102336_0100_01_en
• 101-DHT0008A_arm_synchronization_primitives-ARM同步原语开发指南
• 102-armv8_a_synchronization_primitives_100934_0100_en-同步原语指南
• 110-Generic Timer-通用计时器指南
• 111-Christopher-Dall_Arm-Timers-and-Fire：Arm架构计时器与半虚拟化时间
• 120-armv8_a_power_management：高级架构电源管理指南
• 130-NEON技术介绍
• 131-Neon编程指南
• 140-understanding_the_armv8.x_and_armv9.x_extensions_guide