Xilinx FPGA高性能多通道PCIe-DMA控制器

置顶 已于 2024-03-15 15:49:21 修改
阅读量1.4k 收藏 20
点赞数 19
分类专栏： 技术交流 文章标签： pci-e fpga开发 dma
于 2023-11-29 10:12:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42144870/article/details/134683335
版权

1 介绍

基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。

基于PCI Express Integrated Block，Multi-Channel PCIe RDMA Subsystem实现了使用DMA Ring缓冲的独立多通道、高性能/超低延时/超低抖动Continous Ring DMA，提供FIFO/AXI4-Stream用户接口。

联系方式：neteasy163z@163.com

1.1 特性

Ø 支持Ultrascale+，Ultrascale，7 Series的PCI Express Integrated Block

Ø 支持64，128，256，512-bit数据路径

Ø 64-bit源地址，目的地址，和描述符地址

Ø 多达8个独立的host-to-card（H2C/Read）数据通道或H2C DMA

Ø 多达8个独立的card-to-host（C2H/Write）数据通道或C2H DMA

Ø AXI4-Stream/FIFO用户接口（每个通道都有自己的AXI4-Stream/FIFO接口）

Ø 每个DMA引擎支持DMA地址队列，队列深度可达32

Ø 每个DMA引擎支持DMA Ring缓冲，Ring缓冲深度和个数可配置

Ø RDMA的超低延时和超低抖动性

Ø H2C DMA支持视频显示定时时序输入控制

Ø AXI4-Lite Master接口允许PCIe通信绕过DMA引擎

Ø Scather Gather描述符列表支持无限列表大小

Ø 每个描述符的最大传输长度为4GB

Ø MSI中断

Ø 连续描述符的块获取

Ø 中断或查询模式

1.2 应用

本内核体系结构支持广泛的计算和通信目标程序应用，强调性能、成本、可扩展性、功能可扩展性和关键任务可靠性。典型应用包括：

● 数据通信网络

● 电信网络

● 宽带有线和无线应用

● 网络接口卡

● 用于各种应用程序的服务器add-in card

典型应用如下图所示：

图 1 Multi-Channel PCIe QDMA&RDMA Subsystem典型应用：8通道视频采集和视频显示

2 概述

Multi-Channel PCIe QDMA&RDMA Subsystem作为一个高性能DMA数据搬移器，内核通过AXI4-Stream/FIFO接口直接连接RTL逻辑。使用提供的字符驱动程序，AXI4-Stream/FIFO接口可用于PCIe地址空间和AXI地址空间之间的高性能数据搬移。除了基本的DMA功能，DMA支持多达8个独立的upstream和downstream通道，每个通道支持深度为32的DMA地址队列，以及深度和个数可配置的DMA Ring缓冲，另外还允许PCIe通信绕过DMA引擎。

图 2 Multi-Channel PCIe QDMA&RDMA Subsystem概述

2.1 特性概要

基于描述符提供的信息：源地址，目的地址和传输数据长度，Multi-Channel PCIe QDMA&RDMA Subsystem实现Host存储器和PCIe DMA子系统之间的数据搬移。这些DMA可以同时是Host to Card（H2C）和Card to Host（C2H）传输。每个DMA通道对应各自的AX4-Stream/FIFO接口，DMA从Host存储器获取并解析描述符链表，基于描述符链表信息完成自己通道的数据传输，然后使用MSI中断发出描述符完成或错误的信令。内核也提供多达16个输出到Host的用户中断信号。

主机可以通过以下2个接口访问用户逻辑：

Ø AXI4-Lite Master配置接口：这个接口是一个固定的32-bit端口，用于对性能要求不高的用户配置和状态寄存器的访问

Ø User Register：这个接口是多个32-bit向量信号和1-bit信号，这些信号来自对应DMA通道数据搬移过程中产生的控制或状态信号

3 产品规格

结合Integrated Block for PCI Express IP，Multi-Channel PCIe QDMA&RDMA Subsystem为PCIe提供了一个高性能的DMA解决方案。

3.1 性能

Endpoint配置参数：

  1. Max Payload Size=256-byte
  2. Max Read Request Size=512-byte
  3. DMA Transfer Length = 4MB

C2H & H2C DMA性能：

  1. PCIe 3.0 x16，C2H DMA和H2C DMA速度大于13.5GB/s
  2. PCIe 3.0 x8，C2H DMA和H2C DMA速度大于7GB/s
  3. PCIe 2.0 x8，C2H DMA和H2C DMA速度大于3.6GB/s
  4. PCIe 2.0 x4，C2H DMA和H2C DMA速度大于1.7GB/s

3.2 资源

表1 PCIe 3.0 x16 DMA Subsystem资源（8通道）

LUTs

FFs

BRAMs

PCIe

资源

44272

99014

165.5

1

表2 PCIe 3.0 x8 DMA Subsystem资源（8通道）

LUTs

FFs

BRAMs

PCIe

资源

26356

51523

93

1

表3 PCIe 2.0 x8 DMA Subsystem资源（8通道）

LUTs

FFs

BRAMs

PCIe

资源

26614

33766

70

1

表4 PCIe 2.0 x4 DMA Subsystem资源（8通道）

LUTs

FFs

BRAMs

PCIe

资源

20466

29623

106

1

表5 PCIe 3.0 x16 DMA Subsystem资源（1通道）

LUTs

FFs

BRAMs

PCIe

资源

22353

55492

37

1

表6 PCIe 3.0 x8 DMA Subsystem资源（1通道）

LUTs

FFs

BRAMs

PCIe

资源

8113

21656

17

1

表7 PCIe 2.0 x8 DMA Subsystem资源（1通道）

LUTs

FFs

BRAMs

PCIe

资源

11074

16221

10

1

表8 PCIe 2.0 x4 DMA Subsystem资源（1通道）

LUTs

FFs

BRAMs

PCIe

资源

6270

8588

29

1

3.3  驱动程序

  1. Windows WDF (Queue or Non-Queue，Ring)
  2. Linux (Queue or Non-Queue，Ring)
  3. V4L2交付清单

4 可交付资料：

1. 详细的用户手册

2. 设计文件：源代码或网表

3. 时序约束

4. 测试或Demo工程

5. 技术支持：邮件，电话，现场，培训服务

FPGA IP
关注
  • 19
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
探索Xilinx AXIDMA：一种高效的DMA控制器实现
gitblog_00083的博客
04-19 544
探索Xilinx AXIDMA：一种高效的DMA控制器实现 项目地址:https://gitcode.com/bperez77/xilinx_axidma 在嵌入式系统和 FPGA 设计领域，高效的内存传输是关键。xilinx_axidma 是一个开源项目，由开发者 bperez77 创建，旨在提供 Xilinx SoC 和 FPGA 中 AXI DMA（直接存储器访问）模块的IP核和相关驱动程...
Xilinx qdma
weixin_45618734的博客
04-21 1518
CIDX 是在descriptor ring 的最后一个 descriptor 即 status_descriptor里面，它蕴含的是上一个已经被 hardware 读取的描述符信息，也就是说，hradware 每从host这边读取一个描述符，CIDX都要相应的增加，CIDX(copy)是在host这边。同样的，context里面stores properties of queue，比如 BADDR，SW CIDX (copy) , PIDX and depth of queue。
DMA是什么，在PCIe中DMA如何理解
最新发布
yao00037的博客
06-04 745
广义的DMA和PCIe中的DMA在基本原理上是一致的，都是为了实现设备与内存之间的直接数据传输，减轻CPU的负担。然而，PCIe中的DMA更加专注于高性能应用，结合了PCIe总线的高带宽特性和IOMMU的地址映射功能，为现代高性能计算设备提供了高效的数据传输机制。
XILINX PCIE DMA/Bridge Subsystem for PCI Express （XDMA）笔记
热门推荐
星旭的博客
03-25 1万+
前段时间在公司项目中调试了PCIE，正好做一个总结，那些介绍XDMA、PCIE之类的多余的东西网上能搜到很多，我这里就不多说。我写的只是自己的一些想法，以及自己的设计思路。 同每一个刚开始调试PCIE的人一样，作为初学者大家都是先去网上搜集大量的资料学习，我也搜集了很多，看完之后其实还是有点泪崩，不知道怎么做。 在Vivado的IP Catalog中我们可以看到有三个可用于PCIE控制的IP核...
Xilinx QDMA说明和测试
weixin_43956013的博客
02-25 5113
本文介绍Xilinx QDMA测试工程的创建、QDMA驱动的编译安装过程，以及QDMA的测试结果。
dma_ip_drivers:Xilinx QDMA IP驱动程序
05-17
Xilinx DMA IP参考驱动程序 赛灵思QDMA Xilinx PCI Express多队列DMA（QDMA）IP通过PCI Express提供了高性能的直接内存访问（DMA）。 可以在UltraScale +设备中实现PCIe QDMA。 linux内核驱动程序和DPDK驱动程序都可以在PCI Express根端口主机PC上运行，以通过PCI Express与QDMA端点IP交互。 入门 Xilinx-VSEC（XVSEC） Xilinx-VSEC（XVSEC）是Xilinx支持的VSEC。 XVSEC驱动程序有助于创建和部署可能包含Xilinx VSEC PCIe功能的设计。 VSEC（特定于供应商的扩展功能）是PCIe的功能。 VSEC本身在FPGA硬件（作为软IP或硬IP）中的PCIe扩展功能寄存器中实现。 创建了驱动程序和软件以与该硬件实现的功能接口并使用该功能。
【xilinx】 cpm QDMA 2个PF
oldmoney
12-28 508
address editor应该和bar设置中 pcie to AXI translation 保持一致；axi bridge master 对应的interface是 cpm_pcie_noc_0;cpm_pcie_noc_0对于 PF0 PF1 是共用的；cpm_pcie_noc_0 连接到NOC；然后NOC 连接一个bram。
pg302-qdma-2_Xilinx_
10-03
qdma xilinx software and programmer guide
Xilinx FPGA 多通道PCIe QDMA&RDMA IP，V4L2
02-23
基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。 基于PCI Express Integrated Block，Multi-Channel PCIe RDMA Subsystem实现了使用DMA Ring缓冲的独立多通道、高性能/超低延时/超低抖动Continous Ring DMA，提供FIFO/AXI4-Stream用户接口。
Xilinx FPGA 1 4 8通道PCIe-DMA控制器 高性能版本介绍应用
05-20
基于PCI Express Integrated Block，Multi-Channel PCIe QDMA Subsystem实现了使用DMA地址队列的独立多通道、高性能Continous或Scather Gather DMA，提供FIFO/AXI4-Stream用户接口。 基于PCI Express Integrated ...
virtex7_pcie_dma_latest.tar.gz_PCIE DMA_PCIE DMA_XILINX PCIE_pc
07-13
标题 "virtex7_pcie_dma_latest.tar.gz" 暗示了一个针对Xilinx Virtex7 FPGA的PCI Express（PCIe）直接存储访问（DMA）设计的更新版本。这个压缩包包含了一个名为“virtex7_pcie_dma”的项目或库，可能是用于实现...
pg302-qdma_pciegen3_Xilinx_QDMA_
09-29
pcie ultrascale gen3 user guide
Xilinx_Answer_71453_QDMA_Performance_v6_QDMA_pcie_驱动_
09-30
xilinx的qdma相关驱动的问题解决手册，开发驱动时可以参考
dma_ip_drivers-master_qdmavidado_QDMA_Xilinx_DMAFPGA_dmadriver_源
09-30
主要包含Xilinx FPGA DMA各类驱动
基于FPGA实现的PCIE协议的DMA读写模块
09-07
总结来说，基于FPGA的PCIe DMA读写模块是高性能计算和数据传输的关键技术，它通过FPGA的可编程特性，实现了高效、低延迟的数据交互，尤其在处理大量数据的场景下，如图像处理、高速数据采集等领域，具有显著优势。...
Xilinx的两款FPGA平台xdma和qdma
乐于分享
07-28 1万+
之前使用过xdma和qdma,但是未对其流程梳理，今天对其DMA操作流程梳理下，以备记录。 首先说一下流式DMA映射和一致性DMA映射： 流式DMA映射：缓冲区来自叫上层的比如，kmalloc,__get_free_pages 等申请的，一般使用流式DMA映射，流式DMA映射大多进行cache的使无效或清楚操作，以解决cache的一致性问题， 接口较为复杂。 xmda使用流式dma映射： dma_map_single(dev, addr, size, direction); d...
推荐使用Xilinx DMA IP参考驱动程序：高性能PCIe QDMA与XVSEC
gitblog_00033的博客
05-22 515
推荐使用Xilinx DMA IP参考驱动程序：高性能PCIe QDMA与XVSEC 项目地址:https://gitcode.com/Xilinx/dma_ip_drivers 1、项目介绍 Xilinx DMA IP Reference Drivers是一个开源项目，专注于提供针对Xilinx UltraScale+设备的高效率直接存储器访问（DMA）解决方案。该项目包括两个核心部分：Xil...
PCIE_DMA实例五：基于XILINX XDMA的PCIE高速采集卡
kunkliu的博客
06-07 7362
转载地址：https://www.cnblogs.com/yuzeren48/p/13755651.html 一：前言 这一年关于PCIE高速采集卡的业务量激增，究其原因，发现百度“xilinx pcie dma”，出来的都是本人的博客。前期的博文主要以教程为主，教大家如何理解PCIE协议以及如何正确使用PCIE相关的IP核，因为涉及到商业道德，本人不能将公司自研的IP核以及相关工程应用放到网上。但为了满足大家对PCIE高速采集卡这块的业务需求，博主特地利用业余时间，使用XDMA这个xilinx官方IP
xilinx vivado zynq vdma仿真及应用详解（一）
爱她就要努力
03-20 1820
https://www.cnblogs.com/geekite/p/5563561.html 很多人用zynq平台做视频图像开发，但是对vdma了解比较少，上手起来稍微有些困难，我针对这一现象，做了一个基于vivado和modelsim的仿真和应用测试工程，并写篇文章做些介绍，希望能对大家有帮助。 一：xilinx vdma IP例化以及接口介绍 上面图片就是在viv...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值