FPGA锁存器作业代码总结

1、边沿触发与电平触发
边沿触发：上升沿或下降沿触发，检测的式电平触发。
电平触发：高电平触发和低电平触发；电平触发需要手动清除中断信号。
电平触发
即时电平触发，外部中断信号撤销时，中断申请信号随之消失。
外部中断信号申请期间，CPU来不及响应此中断，那么有可能这次中断申请就漏掉了。
即时电平触发是一个时间段，需要一直触发中断的，就用电平触发，比如高电平触发只要检测到是高电平就触发中断。
信号锁存的电平触发，当检测到高电平或低电平触发信号也会被锁存，类似边沿触发，但触发信号需要进行手动清除。
2、寄存器与锁存器
寄存器是同步时钟控制，锁存器电位信号控制。锁存器一般由电平信号控制，属于电平敏感性。
寄存器一般由时钟信号信号控制，属于边沿敏感。