串口上升时间标准_详解JESD204B串行接口时钟需求及其实现方法

最新推荐文章于 2024-06-30 16:20:43 发布

Hahahhhg

最新推荐文章于 2024-06-30 16:20:43 发布

阅读量1k

点赞数

文章标签：串口上升时间标准

本文链接：https://blog.csdn.net/weixin_42452328/article/details/112044026

版权

本文详述了JESD204B串行接口在数模转换器中的时钟规范，特别是时钟和SYSREF的时序要求。JESD204B的优势在于简化高密度板的布局，但同步和时延测量复杂。文中介绍了TI的LMK系列时钟芯片如何满足JESD204B时序，包括专用的LMK04820和通用的LMK04800，并提供了时序调整的计算方法。

摘要由CSDN通过智能技术生成

随着数模转换器的转换速率越来越高，JESD204B 串行接口已经越来越多地广泛用在数模转换器上，其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B 数模转换器的时钟规范，以及利用TI 公司的芯片实现其时序要求。

1. JESD204B 介绍

1.1 JESD204B 规范及其优势

JESD204 是基于SerDes 的串行接口标准，主要用于数模转换器和逻辑器件之间的数据传输，其最早的版本是JESD204A，现在是JESD204Bsubclass0， subclass1， subclass2。区别主要在于其对同步和链路间固定时差的测量。目前市场上比较多地数模转换器接口是JESD204B subclass1。其最大传输速率可达12.5Gbps，支持多链路和多器件的同步以及固定时差的测量。下表是各版本之间的差异：

在JESD204 接口出现以前，数模转换器的数字接口绝大多数是差分LVDS 的接口，这就造成了布板的困难，当PCB 的密度很大的时候就需要增加板层从而造成印制板的成本上升。而JESD204B 接口是串行接口，能有效减少数据输出的差分对，能最大限度的简化Layout。因此JESD204B 是高密度板不可或缺的接口。但因其需要进行严格的同步和以及时延的测量，与之接口的逻辑会比LVDS 接口复杂很多，幸运的是现在逻辑厂商都集成了专用的JESD204IPCore 在他们的软件里，从而简化了逻辑的设计。

1.2 JESD204B 时钟的需求

尽管JESD204B 也有不同的版本，但越来越多的厂商选择Subclass1，因此市面上绝大多数的数模转换器都是基于这个版本设计的。本文就以JESD204B s