Vivado和VCS联合编译仿真问题解决

Vivado和VCS联合编译仿真

问题

使用vivado和VCS联合编译仿真时，需要编译vivado的IP核，结果在编译的时候出现下面问题。

可以看到对于verilog类型的IP，没有报错，而对于vhdl类型的IP，编译时全部报错。

打开cxl_error.log后错误如下。

解决

环境：

Vivado：2020.2

vcs-mx：O-2018.09-SP2

注意：

在使用VCS与Vivado联合编译仿真时，要用vcs-mx，不要用vcs，vcs不支持VHDL IP的编译。

具体解决方法如下：

打开Vivado编译设置窗口，设置好编译库的路径和vcs-mx路径后，复制下面的command命令。

在./xpr目录下打开vivado TCL模式，命令vivado -mode tcl，等待vivado启动后，粘贴刚才复制的命令，并且在末尾加上-no_systemc_compile。执行该TCL命令。

成功编译完成。