VCS编译xilinx IP核

最新推荐文章于 2024-07-24 15:10:03 发布
最新推荐文章于 2024-07-24 15:10:03 发布
阅读量3.5k 收藏 11
点赞数 2
分类专栏： 软件使用
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mu_guang_/article/details/109687703
版权

目录

1. 背景

vivado2018.03
vcs O-2018.09-SP2

2. 出现的问题

2.1 vivado编译IP库时显示版本不对

ERROR: [Vivado 12-4686] Simulator version check command failed:"/home/fpga-0/software/synopsys2018/vcs_2018.09/bin/vlogan -ID -full64". Please make sure that this version of simulator support the options specified in this command. For more details on this failure, open the '.cxl.vcs_mx.version' file.
ERROR: [Vivado 12-4688] Unsupported simulator version. Please run 'compile_simlib -help' for the supported 'vlogan script version' version.

解决方案：

  1. 确实是版本不匹配，我的vcs版本一开始是2016.06，他就不支持Vivado2018.03
  2. 用命令行开启vivado，这是在网上查出来一个说开启管理员模式解决了这个问题。我一开始是通过点击Vivado图标的方式启动的，但是一直报版本不匹配这个问题，最后通过命令行启动，这个问题解决了

2.2 vhdlan编译一直报错

ERROR - can't find /home/fpga-0/software/synopsys2018/vcs_2018.09/linux/bin/vhdlan1, check installation.
        exiting ...

这个问题是vhdlan使用方法错误，如果安装的是linux64的版本，在使用vhdlan时一定要加上-full64的参数

2.3 编译报错undefined identifier

Error-[OVNOSELECT1_LIB] Undefined identifier
/home/fpga-0/NGS_prj/UVM/matrix7_uvm/rtl/lib/self_iplib/fifo_512x512.vhd, 57
FIFO_512X512
  
  USE fifo_generator_v13_2_3.fifo_generator_v13_2_3;
                             ^
  The symbol named 'FIFO_GENERATOR_V13_2_3' cannot be found in library 
  'FIFO_GENERATOR_V13_2_3'.


Error-[IEEEVHDLNOENT] Missing compiled design unit
/home/fpga-0/NGS_prj/UVM/matrix7_uvm/rtl/lib/self_iplib/fifo_512x512.vhd, 74
analysis-Parsing, "FIFO_512X512"
  
  ARCHITECTURE fifo_512x512_arch OF fifo_512x512 IS
                                    ^
  The compiled design unit for entity 'FIFO_512X512' is not found in WORK 
  library.

这个问题目前还没有解决，首先我已经把synopsys_sim.setup文件复制到脚本所在的文件夹下了，并且我编译加法器和减法器的.vhd文件是没有报错的，.setup文件是起了作用的。这是.setup文件下的IP映射

fifo_generator_v13_2_3 : /home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3

这是该路径下的IP编译的库

/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/.cxl.verilog.fifo_generator_v13_2_3.fifo_generator_v13_2_3.lin64.cmd
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/.cxl.verilog.fifo_generator_v13_2_3.fifo_generator_v13_2_3.lin64.cmf
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/.cxl.verilog.fifo_generator_v13_2_3.fifo_generator_v13_2_3.lin64.rpt
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/.cxl.vhdl.fifo_generator_v13_2_3.fifo_generator_v13_2_3.lin64.cmd
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/.cxl.vhdl.fifo_generator_v13_2_3.fifo_generator_v13_2_3.lin64.cmf
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/.cxl.vhdl.fifo_generator_v13_2_3.fifo_generator_v13_2_3.lin64.rpt
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/64
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/64/.vhdl_lib_lock
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/64/vhdl.sdb
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/64/vhmra.sdb
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/.vcs_lib_lock
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/AllModulesSkeletons.sdb
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/compat.db
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/debug_dump
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/dumpcheck.db
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/dve.sdb
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/make.vlogan
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/modfilename.db
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/str.db
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/str.index.db
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/str.info.db
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/vir.sdb
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/vir_global.sdb
/home/fpga-0/NGS_prj/minimap_fpga_PU8/minimap_fpga.cache/compile_simlib/vcs/fifo_generator_v13_2_3/AN.DB/vloganopts.db

目前这个问题还没有解决，我在xilinx社区上提了一下遇到的问题，可以确定的是setup文件是起了作用的，IP库我看了一下也是确定编译正确0error和0warning的，目前想不出可能哪里出现了问题，先总结成这样吧。

如何用VCS+Verdi仿真Xilinx IP
weixin_42208307的博客
07-02 9043
文章目录如何用VCS+Verdi仿真Xilinx IP1. VCS以及Vivado的版本问题2. 使用VCS编译Vivado的IP库3. 使用Vivado工具调用VCS进行仿真1.新建带有IP的工程2.从vivado工具中调用VCS进行仿真4. 从Vivado中导出VCS的仿真脚本5. 编写Makefile脚本仿真 如何用VCS+Verdi仿真Xilinx IP 1. VCS以及Vivado的版本问题 工欲善其事必先利其器，我们第一步要做的事情就是安装相关的工具，关于具体怎么安装vivado以及vcs、ve
使用vivado2022.2与VCS_MX_2018编译xilinx 仿真库
u012938458的博客
03-25 1632
根据xilinx官方手册,可以查到vivado支持的VCS的版本信息，这里注意手册里明确给出了vivado2022所支持的VCS版本为2021.09，那么要想使用vivado2022.2（更高版本的vivado），如何正确编译通过仿真库呢。
使用Synopsys VCS仿真xilinx的加密IP方法
shawn的FPGA圈
07-25 5112
本文首发于hifpga.com Xilinx利用了Verilog LRM-IEEE Std 1364-2005中指定的最新加密方法。Hard-IP的仿真模型（例如PowerPC处理器，MGT和PCIe）利用了该技术。 有关更多信息，请参考以下内容： 综合和仿真指南，网址为：http://www.xilinx.com/support/documentation/dt_ise.htm SecureIP主答复记录：（Xilinx答复33275） 从11.1开始，所有hardIP块都使用SecureI...
用VCS直接仿真vivado工程
weixin_53899594的博客
07-24 1500
在日常搬砖过程中，在IC design进行fpga原型验证时，在上fpga测试之前，往往需要对vivado工程进行仿真，而vivado工程中可能存在较多的xilinx ip或者block design，直接使用vivado仿真，速度难以接收。如果使用vcs进行仿真，这些ip的仿真文件较多，更恶心的是如果使用axi_interconnect等ip时，每重新generate一次block design，仿真文件会发生变化，难以维护固定的vcs仿真脚本。
vcs独立仿真xilinxip
lmyynlbcy的博客
10-28 616
【代码】vcs独立仿真xilinxip。
xilinx vivado 使用VCS仿真
shawn的FPGA圈
10-19 2830
虽然modelsim 2019.2 确实比以前快多了，也不知道有没有如它所宣传的快了10倍，但是modelsim每次添加新的信号观察都要重新跑一遍，这个还是令人不太愉快，尽快投入VCS的怀抱吧。 先记录一下可用参考，然后再来填坑。 首先当然是官方的教程，https://www.xilinx.com/video/hardware/simulating-with-synopsys-vcs-in-vivado.html视频不是很流畅，貌似要穿越GFW。 【使用VCS+Verdi对Xilinx IP仿真】..
编译xilinx 库步骤.
01-30
编译xilinx 库步骤.编译xilinx 库步骤.编译xilinx 库步骤.编译xilinx 库步骤.编译xilinx 库步骤.
使用vcs配合vivado进行仿真
05-11
解决方法是将/opt/Xilinx/Vivado/2018.2/lib/lnx64.o/Default加入/etc/ld.so.conf文件中。这样可以解决GCC编译错误的问题。 在使用VCS配合Vivado进行仿真时，我们还需要注意一些其他问题。例如，我们需要确保仿真...
VCS仿真vivado脚本文件
09-29
2. **编译设计**：使用VCS编译Vivado工程中的Verilog或SystemVerilog源码，包括IP核。 3. **链接IP核**：处理IP核的封装和连接，确保它们在仿真环境中正确地相互作用。 4. **运行测试激励**：通过修改或编写sim_test...
VCS+VERDI独立仿真xilinx工程说明
weixin_46942740的博客
12-13 3664
VCS+VERDI独立仿真xilinx工程说明 使用环境：ubutun系统+centos7虚拟机 第一步：添加centos7虚拟机和ubutun系统共同的开发空间。将ubutun系统下的工程目录添加到centos7虚拟机中，如下图所示： 虚拟机：VM–>setting–>option，添加在ubutun系统下的工程目录。 第二步：在centos7系统下启动vivado，并打开share工作区的工程 ，然后导出simulation文件。 (share工作区目录：/mnt/hgfs/jisheng
linux系统上vivado调用VCS仿真
02-27
linux系统上vivado调用VCS仿真，可以加快仿真速度，更便于观察波形
基于vcs+uvm+xilinx ip的仿真平台的半自动化搭建
u012938458的博客
05-13 1749
仿真平台的半自动化搭建
synopsys_sim.setup文件
suixintt的博客
08-15 9294
vivado的工程，通过第三方的vcs进行仿真时，需要vivado预先生成synopsys_sim.setup文件和相应的xilinx的库文件。其中synopsys_sim.setup可以用指定xilinx的的库文件的位置。 1、vivado生成vcs库文件的方法： a.guif方式：vivado界面的Tools > Compile Simulation Libraries；指定...
vivado仿真器文件没有针对VCS的，这个时候将ip文件夹下的sim 和simulation文件夹给到VCS就可以
世界各处去跑马
04-11 1150
这个时候将ip文件夹下的sim 和simulation文件夹给到VCS就可以
vcs2018+verdi实现独立仿真带有Vivado IP核的工程
PilixTT的博客
10-01 7378
vcs2018+verdi实现独立仿真带有Vivado IP核的工程
Modelsim学习笔记
breeze018916的博客
12-15 1421
Modelsim学习笔记 1. 仿真vivado中带有IP核的工程
linux下vcs的基本使用：建立工程，仿真看波形
qq_38374491的博客
03-29 3683
经过一番折腾终于用VCS仿真软件看到了波形，我采用的是终端命令的方法： 1、 新建文件夹： 命令：mkdir +文件名 eg：mkdir tst7 2、 然后直接把设计文件和仿真文件拷贝到tst7这个文件夹里。 3、 输入命令 vcs *.v .v -R -degug_all -full64 -gui -l log(.v分别问设计文件和仿真文件) -R:表示编译完以后直接运行可执行文件，若不写，则不能执行可执行文件。 -debug_all：表示调用UCLI和DEV,并为进一步调试DEV建立所需的文档；
VCS+Verdi脚本化仿真Vivado工程流程
houzi6320的博客
09-30 7508
VCS vivado
Linux下程序产生“段错误”的原因及其解决办法
chenzhjlf的专栏
05-04 2689
Linux下程序产生“段错误”的原因及其解决办法 参考原文:Linux下运行C++程序产生“段错误”的原因及其解决办法_lxjames833539的博客-CSDN博客_c++ 段错误 产生段错误就是访问了错误的内存段，一般是你没有权限，或者根本就不存在对应的物理内存，尤其常见的是访问0地址。 一 般来说，段错误就是指访问的内存超出了系统所给这个程序的内存空间，通常这个值是由gdtr来保存的，它是一个48位的寄存器，其中的32位是保 存由它指向的gdt表，后13位...
vcs仿真xilinx原语
最新发布
01-03
### 如何在VCS中仿真Xilinx原语 #### 配置环境与准备 为了能够在 Synopsys VCS 中成功仿真的 Xilinx 原语，需先配置好相应的开发环境。这涉及到安装并设置正确的工具链版本以及获取必要的库文件和支持包。 #### 编译仿真库 对于 Xilinx 设备的功能性和门级仿真支持，在 VCS 上实现之前要确保已经完成了对特定于 FPGA 的 Verilog 或 VHDL 模型的编译工作。通常情况下，这一过程由 `compile_simlib` 工具自动化处理[^2]。该工具能够识别所使用的 EDA 平台，并据此创建适合 VCS 使用的形式化描述文件集合。 #### 启动仿真流程 当所有准备工作完成后，可以启动实际的模拟测试环节。有两种主要的方式来进行这项操作： - **Precompiled（预编译）方式**：这种方式下预先构建好的二进制对象可以直接加载到内存当中用于加速初始化阶段；它适用于那些不经常变动的设计项目。 - **Dynamic（动态调用）模式**：允许更灵活地调整参数选项而无需每次都重新生成整个库结构。这对于频繁迭代修改逻辑电路的情况特别有用[^1]。 #### 加密 IP 处理 如果涉及到了受保护的核心模块，则需要注意额外的安全措施。例如，在运行 VCS / VCS-MX 时应当附加 `-lca` 参数以激活某些特殊权限下的特性集，从而使得被锁定的内容得以正常解析和验证[^4]。 #### 调试技巧 最后但同样重要的是利用 Vivado Simulator 提供的强大调试能力来辅助分析可能出现的问题点。这里主要包括但不限于波形查看、断言机制及变量监视等功能[^3]。 ```bash vcs -f my_design.f +incdir+$XILINX_VIVADO/data/verilog/src/unisims \ -R -Mcompilervars=MY_VAR=my_value -lca ``` 上述命令展示了如何指定包含原始组件定义路径的同时开启受限访问特性的一个实例。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值