AXI用户指南——学习笔记（1）

最新推荐文章于 2024-01-09 22:03:43 发布

GHelpU

最新推荐文章于 2024-01-09 22:03:43 发布

阅读量2.2k

点赞数 2

分类专栏： AXI 文章标签： AXI Xilinx AMBA AXI4

本文链接：https://blog.csdn.net/weixin_42647783/article/details/100987159

版权

AXI 专栏收录该内容

1 篇文章 0 订阅

订阅专栏

什么是AXI？

AXI是ARM AMBA的一部分。AMBA（Advanced Microcontroller Bus Architecture）片上总线协议与1996年第一次提出。AXI的首发版于AMBA3.0中第一次引入，并在2003年发行。之后AMBA4.0引入了AXI的第二个版本AXI4，于2010年发行。

AXI4包括三中类型的接口：

AXI4——针对高性能内存映射（high-performance memory-map）的要求
AXI4_Lite——用于低吞吐率内存映射（low-throughput memory-map）通信（例如操作控制和状态寄存器）
AXI-Stream——用于高速数据流

AXI4的优点总结

AXI4全面改进和增强了Xilinx产品，提高了 生产力（Productivity）、灵活性（Flexibility） 和 可用性（Availability）：

生产力——通过对AXI接口进行标准化，开发人员只需要学习一种IP协议
灵活性——为应用程序提供正确的协议
- AXI4用于内存映射接口，只需一个地址周期（address phase）即可触发多达256个数据传输周期
- AXI4-Lite是一个轻量级的单事务内存映射接口。它具有较小的逻辑占用空间，是设计中一个简单的接口
- AXI4-Stream完全移除了对地址周期的要求，并允许无限制的突发数据的尺寸。AXI4-Stream接口和传输没有地址周期，因此不具有内存映射的特性
可用性——通过使用行业标准，您不仅可以访问Xilinx IP目录，还可以访问ARM合作伙伴的全球社区
- 许多IP提供者都支持AXI协议
- 提供了强大的第三方AXI工具供应商，可提供各种验证，系统开发和性能表征工具。在开始开发基于AXI的高性能系统时，这些工具的可用性至关重要

AXI是如何工作的？

AXI规范描述了单个AXI主设备和单个AXI从设备之间的接口，代表了相互交换信息的IP核。内存映射AXI主设备和从设备可以使用称为 AXI Interconnect （AXI互连IP）的结构连接在一起。 Xilinx的AXI互连IP包含符合AXI标准的主从接口，可用于在一个或多个AXI主设备和从设备之间路由事务。

AXI4和AXI4- lite接口都包含五个不同的通道：

读地址通道
写地址通道
读数据通道
写数据通道
写响应通道

数据可以同时在主设备和从设备之间双向移动，数据传输大小可以变化。 AXI4的限制是最多256次数据传输的突发事件。 AXI4-Lite每次事件仅允许1次数据传输。

下图展示了AXI4 读事务 是如何使用 读地址通道 和 读数据通道 的。

在这里插入图片描述
下图展示了AXI4 写事务 是如何使用 写地址通道 、写数据通道 和 写响应通道 的。

如上图所示，AXI4为读写提供单独的数据和地址连接，允许同时进行双向数据传输。 AXI4需要一个地址，然后突发（Burst）最多256个字的数据。 AXI4协议描述了多种选项，允许符合AXI4标准的系统实现非常高的数据吞吐量。除了突发之外，这些功能中的一些还包括：数据升迁和缩小规模，多个未完成的地址以及无序事务处理。

在硬件层次，AXI4允许每个AXI主从对使用不同的时钟。此外，AXI协议允许插入寄存器片（通常称为流水线级）以帮助实现时序收敛

AXI4-Lite类似于AXI4，但有一些例外，其中最值得注意的是突发（burst）不受支持。

AXI4-Stream协议定义了用于传输流数据的单个信道， AXI4-Stream通道建模在AXI4的写数据通道之后。与AXI4不同，AXI4-Stream接口可以突发无限量的数据。 AMBA4 AXI4-Stream Protocol v1.0 specification[2]中描述了其他可选功能。该规范描述了如何分割，合并，交错，扩展和缩小AXI4-Stream兼容接口。与AXI4不同，AXI4-Stream传输无法重新排序。