IEEE1149.1 学习笔记（二）

莉莉安安

已于 2024-08-13 15:54:12 修改

阅读量1.5k

点赞数 2

文章标签：学习

于 2021-03-22 18:35:44 首次发布

本文链接：https://blog.csdn.net/weixin_42798290/article/details/115081362

版权

本文详细介绍了IEEE 1149.1标准中的测试逻辑结构，包括TAP controller、指令寄存器和TDR的工作原理。测试逻辑的关键特点是TAP controller的多功能性、指令寄存器的选择操作以及TDR的功能实现。TAP controller通过TDI/TDO控制IR/TDR的切换，并可能包含TMP控制器来维持测试模式。文中还详细阐述了TAP控制器的状态机模型及其转换规则。

摘要由CSDN通过智能技术生成

5. 测试逻辑结构

测试逻辑中必须包含的元素：
（1） TAP controller
（2）指令寄存器
（3）一组TDR

IR & TDR 应有单独的移位寄存器传输路径，并行连接关系，有公共的数据输入/输出端口连到TAP TDI/TDO
TAP Controller 通过TDI/TDO 控制IR/TDR 的切换与配置

测试逻辑中也可以包含test mode persistence controller (TMP)
图1：片上测试逻辑的概念图
此设计的重要特点：
（1） TAP controller 既可以接收TCK 信号及对TMS信号做出反应，也可以产生时钟和其它IR/TDR 等需要的控制信号
（2） TAP controller 控制操作（reset，shift，capture，update），指令提供操作对象
（3）指令寄存器将指令移位到design中，选择对应操作的TDR
（4） IR需定义，且在TDI/TDO之间总存在一位TDR （bypass TDR)
（5）TDR 应包含一个bypass & boundary scan reg. 也可包含其他可选标准TDR：如 device identification 。IR 选择TDR。
（6）可选TMP controller 接收TCK 及 IR 的解码，修改TAP controller 产生的一些控制信号。

测试逻辑的实现
TAP controller，和可选的TMP controller ，IR 及控制指令的相关电路，TDR应为专有电路。若期望TDR 配置对片上系统逻辑不产生任何影响，则TDR相关电路应为专有电路。某些情况下，TDR可复用，比如device identification reg 和 boundary scan reg

6. 测试逻辑控制器

测试逻辑状态机，有限状态机
强制的TAP controller ：同步有限状态机，对T