IEEE1149.1 学习笔记（三）

Test Mode Presistence Controller (TMP)
TMP controller 提供一种使component 处于测试模式的方法，可以片上测试以及on-chip assisted 外接板级、系统及功能测试。

当可选的TMP controller 存在时，TAP_PORreset 和 Test-Logic-Reset TAP controller reset 是不等价的。TMP controller 会使component 处于测试状态，即使TAP controller 状态机处于Test-Logic-Reset 状态，它也会阻止测试逻辑所选部分的复位。
TAP_POR 会将TAP controller 状态机和TMP controller 状态机复位，最终使得所有测试逻辑复位，使component处于功能模式下。

TMP controller 的实现包括：简单的状态机，三个指令CLAMP_HOLD，CLAMP_RELEASE,TMP_STATUS， 以及一个2 bit 的 TMP status 寄存器

TMP controller 只会在以下事件时改变状态：
（1）TCK 的任意上升沿时，CLAMP_HOLD 或 CLAMP_RELEASE 处于active 状态；
（2）TRST = 0；
（3）上电时片上复位行为；
（4）TMP 状态寄存器中存在bypass-escape 比特时出现TCK 上升沿，且IR 中存在BYPASS 指令，且TAP controller 处于Update-IR 状态；

TMP controller 的状态不应被任何系统相关的pin改变，包括reset pin

TMP controller 允许边界扫描寄存器决定components pin 相应的状态信号，当其他正常返回系统逻辑控制pin的指令为active 时。

TMP controller 有两个状态： Persistence-Off and Persistence-On
需要提供TRST ，片上POR 中任意一个，且皆为异步
其他的跳变时同步的，发生在TCK的上升沿
BYPASS-Escape的跳变只发生在下面几种情况：
（1）TAP controller 处于Update-IR；
（2）BYPASS 指令是一个新指令；
（3）TMP 状态继勋奇的bypass-escape 比特值被设为默认值1

若TMP controller 处于Persistence-ON 状态，TMP 状态寄存器 bypass-escape bit 值可以使component 逃离test mode ，断开TDI/TDO 之间的通路，阻止加载CLAMP-RELEASE 指令。断掉的scan chain 通常被当作固定0或固定1，且如果将他们（全0和全1）编码为BYPASS指令，那么当TMP bypas-escape 状态寄存器 处于默认值1时，这些会触发指令寄存器扫描和更新，强迫TMP controller 进去Persistence-Off 状态。只要指令寄存器中编码进BYPASS指令且TAP controller 处于Update-IR 状态，这种情况就会发生，即所说的“BYPASS-Escape"

TMP controller 的操作：
（一）规则
（1）当component pin 被测试逻辑控制的指令被激活时，TMP controller 不应该改变指令的行为（指令包括：EXTEST，INTEST，RUNBIST，CLAMP，HIGHZ，INIT_RUN，CLAMP_HOLD，CLAMP_RELEAE)
（2）当设定设计的指令有效时，通常被定义为干扰系统逻辑之间component pin 的信号流，TMP controller 的Persistence-Off 状态不应该改变指令行为
（3）若非（2）所述情况，TMP controller 的Persistence-On 会引起所有系统输出端口的信号状态被任意便接到秒寄存器中边界单元中的值控制（ 指令包括BYPASS，IDCODE，USECODE，PRELOAS，SAMPLE，INIT_SETUP，IC_RESET)
（4）当TMP controller 状态是Persistence-On 时，TAP controller 中的Test_logic_Reset 会将IR 复位。但它不会讲控制component pin 的任何测试逻辑复位，包括边界扫描寄存器，初始化指令的结果，以及控制excludable 边界寄存器cell 的状态
（5）当TMP controller 状态时Persistence-On 时，边界cell 和 片上系统逻辑会被控制，以便于任何系统输入和系统时钟信号不会造成意想不到的结果

（二）描述
TMP controller 会使器件处于测试状态，而且若有需要，会使系统逻辑处于安全状态下，以便进行测试。这种状态会一直保持，不被任何指令打扰，给了测试工程师很大的灵活些和多维控制的能力。
TMP controller 的含义之一，是当执行设计特定的指令时，component 设计人员不能再依赖处于function mode 下的I/O，即使指令时被定义成使I/O 离开function mode。
在芯片上，设计特定的测试功能，例如内建自测试中的PRBS（pseido-random binary sequence) ，可能需要特定的引脚才能工作，即使在PRBS 时，其余的I/O 引脚处于测试模式。在这种情况下，允许IC设计人员在此类特定于设计的指令和测试处于活动状态时，将“模式”信号覆盖到适当的边界扫描单元，以便将所需的引脚强制为功能模式。 无论TMP控制器的存在或状态如何。 当特定于设计的指令或指令组不再处于活动状态时，必须删除替代。
TMP controller 的第二个含义是IC设计人员拥有复位TDR的额外选择。除了POR 或者 TRST 和TAP Test-Logic_Reset ， 还有一个用TMP controller 们控制的Reset 副本，成为CHReset。一旦使用这个信号，当TAP controller 处于Persistence-On 时，在TAP controller Test-Logic_Reset 状态下， TDR 不会被复位
（TMP controller 学累学蒙了，总的理解是它是作为控制TAP 测试状态的大总管，具体细节后面再看吧 @-@）