使用xc7a100tfgg484-2去正点原子的IP核之PLL实验

最新推荐文章于 2024-07-08 22:20:01 发布
最新推荐文章于 2024-07-08 22:20:01 发布
阅读量411 收藏 11
点赞数 11
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42892212/article/details/136237810
版权
作者在使用Xilinx黑金板学习FPGA时，遇到缺少PLL实验IP的问题。按照正点原子的例程编写程序后，仿真结果显示sys_rst_n和sys_clk为高阻态。通过查阅资料发现是信号取反问题，解决了这一困扰。
摘要由CSDN通过智能技术生成

目前正在学习FPGA，用的是Xinlinx 黑金板子，结合正点原子例程和黑金的例程去学习，而黑金却没有该IP核之PLL实验，于是根据正点原子的例程进行学习。
根据正点原子的文档，写了程序，但是仿真的结果却无法实现，其sys_rst_n和sys_clk一直显示高阻态，最后查找发现是下方图片忘记取反了
在这里插入图片描述

还有查找的时候，发现了这个篇好文章，结合正点原子的记录一下
https://blog.csdn.net/yishuihanq/article/details/130760772

秋夜冷寒
关注
  • 11
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
XC7A100T原理图
04-23
XC7A100T原理图，最小系统
XC7A100T开发平台设计资料保存：基于XC7A100T的PCIe 千兆以太网开发平台
06-03 3099
一、板卡概述 板卡采用Xilinx公司的Artix7系列的XC7A100T-2FGG484，芯片为主处理器，可应用于千兆网络、高速数据采集、存储，板卡设计满足工业级要求；光纤隔离网闸等领域。 二、板卡技术指标 ·标准PCIe半高卡，符合PCI Express 2.0 规范，支持PCIe x1模式·两路千兆光纤接口，大支持1000Mbp/s线速率·一路SATA接口，支持SATA 2.0标准·板载2组64M x 16bit的DDR3内存颗粒·板载16MB SPI Flash，用于F...
创龙基于Xilinx Artix-7系列FPGA处理器的Micro SD卡、RS485
Tronlong_的博客
03-05 268
TLA7-EVM开发板是一款由广州创龙基于Xilinx Artix-7系列FPGA自主研发的核心板+底板方式的开发板，可快速评估FPGA性能。核心板尺寸仅70mm*50mm，底板采用沉金无铅工艺的6层板设计，专业的PCB Layout保证信号完整性的同时，经过严格的质量控制，满足工业环境应用。 Micro SD卡 CON8是Micro SD卡接口，主用于外接大容量数据存储，硬件及引脚定义如下图...
数电实验：定时与分频实验
shan_3_shan的博客
12-26 2321
时钟脉冲为20MHZ   Family - ARTIX7实验板 Device - XC7A100TFPGA芯片 Package - FGG484 Speed  为 -2L `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // ...
XC7A100T开发平台学习资料第296篇：基于XC7A100T的PCIe 千兆以太网开发平台
05-18 2188
基于XC7A100T的PCIe 千兆以太网开发平台 一、板卡概述 本板卡采用Xilinx公司的Artix7系列的XC7A100T-2FGG484芯片作为主处理器。包含双路千兆光纤网络，双组DDR，PCIeX1V1.1接口，板卡设计满足工业级要求。 二、功能和技术指标： 板...
FPGA XC7A100T实现IP核之MMCM-PLL驱动（Verilog HDL实现）.zip
04-04
在本项目中，我们将深入探讨如何使用Verilog HDL来实现XC7A100T中的IP核——MMCM（Multi-Mode Clock Manager）和PLL（Phase-Locked Loop）驱动。 MMCM和PLL是FPGA中的关键时钟管理模块，它们的主要职责是生成和调整...
FPGA XC7A35T实现IP核之MMCM-PLL驱动（Verilog HDL实现）.zip
04-03
总之，"FPGA XC7A35T实现IP核之MMCM-PLL驱动（Verilog HDL实现）"项目涵盖了FPGA设计中的关键步骤，包括时钟管理IP核的Verilog实现、参数配置、逻辑综合、功能验证以及硬件调试。这对于理解和掌握FPGA设计流程，特别...
FPGA XC7A200T实现IP核之MMCM-PLL驱动（Verilog HDL实现）.zip
04-04
在本文中，我们将深入探讨如何使用Verilog HDL在Xilinx FPGA XC7A200T上实现IP核，特别是MMCM（Multi-Mode Clock Manager）和PLL（Phase-Locked Loop）驱动。这两个组件在数字系统设计中起着至关重要的作用，尤其是...
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计.zip
01-30
Artix-7 XC7A35T-DDR3开发板是一款基于Xilinx Artix-7 FPGA系列的高性能开发平台，特别适用于嵌入式系统、数字信号处理和高速接口设计等应用。该开发板的核心是XC7A35T FPGA芯片，它提供了丰富的逻辑资源、I/O接口和...
Vivado 下 IP核之 PLL实验
06-15
本实验基于 Xinlinx 黑金 AX7A035t FPGA 开发板，输出 4 个不同时钟频率或相位的时钟，并在 Vivado 中进行仿真以验证结果，最后生成比特流文件并将下载到开发板上，使用示波器来测量时钟的频率。
Arty A7-100(XC7A100TCSG324)开箱照
weixin_69665239的博客
05-20 1267
Arty A7-100T是一款即用型开发平台，配合Xilinx的Artix-7™现场可编程门阵列（FPGA）设计。它专门被设计用作MicroBlaze软处理系统。在这种情况下使用时，Arty是个非常灵活的处理平台，能够适应任何您的项目需要。与其他单板计算机不同，Arty绝不仅仅是一个功能单一的处理外设。它自带功能强大的通信配置，具有包括UART，SPI，IIC和以太网，还带有十二个32位的定时器。此外，凭借普遍流行的扩展接头（Arduino™R3接头和我们的Pmod™接头），Arty将成为您项目工具...
NEXYS4_DDR迪芝伦XC7A100TCSG324-1型，VGA接口显示彩条
weixin_46342368的博客
07-26 1368
NEXYS4_DDR迪芝伦XC7A100TCSG324-1型，VGA接口显示彩条
NEXYS4_DDR迪芝伦XC7A100TCSG324-1型，串口RS232（野火）
weixin_46342368的博客
07-27 726
NEXYS4_DDR迪芝伦XC7A100TCSG324-1型，串口RS232（野火）
Xilinx FPGA:vivado关于IIC的一些零碎知识点
最新发布
loveyousosad的博客
07-08 402
接收数据的 I 在接收到 8bit 数据后，向发送数据的 I发出特定的低电平脉冲，表示已收到数据。注：在起始信号后必须传送一个从机的地址（7位），1-7位为7位接收器件地址，第8位为读写位，“0”表示主机发送数据，“1”表示主机接收数据，第9位为ACK应答位，紧接着的为第一个数据字节，然后是一位应答位，后面继续第二个数据字节。所有接到12C总线设备上的串行数据SDA都接到总线的SDA上，各设备的时钟线SCL接到总线的SCL上12C总线上的每个设备都自己一个唯一的地址，来确保不同设备之间访问的准确性。
XDMA原理学习（1）——DMA技术详解
apple_53311083的博客
07-08 647
DMA 技术是Direct Memory Access的缩写，其意思是“存储器直接访问”。它是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。DMA是所有现代计算机的重要特色，它允许不同速度的硬件设备进行沟通，而不需要依于中央处理器的大量中断负载。否则，中央处理器需要从来源把每一片段的数据复制到寄存器，然后把它们再次写回到新的地方。在这个时间里，中央处理器就无法执行其它的任务。
基于AGX ORIN与FPGA K7实现PCIE高速数据通信/Orin与FPGA高速数据传输/XDMA在linux系统使用教程
w18864443115的博客
07-05 998
AGX ORIN是NVIDIA最新一代的AI计算平台，具有强大的计算能力和广泛的应用前景，特别是在自动驾驶、机器人和高性能计算等领域。而Xilinx FPGA A7则是FPGA领域的一个重要产品，因其灵活的硬件配置和高效的数据处理能力，广泛应用于信号处理和嵌入式系统中。硬件设计与配置：如何配置AGX ORIN和FPGA A7的硬件接口，使其能够通过PCIe进行高速数据通信。驱动程序开发：开发并优化PCIe驱动程序，以支持高效的数据传输。数据传输协议：设计高效的数据传输协议，确保数据传输的高效性和可靠。
22.状态机设计--可乐机设计（投币三元出一瓶可乐）
2301_80417284的博客
07-08 491
状态机设计--可乐机设计（投币三元出一瓶可乐）
pll锁相环ip核使用
08-19
PLL (Phase-Locked Loop) 是一种常用的电路设计技术，它可以生成高稳定性和可控频率的时钟信号。PLL 锁相环 IP 核是一个可编程的硬件模块，用于在集成电路中实现 PLL 功能。 使用 PLL 锁相环 IP 核的步骤如下： 1. 确定设计要求：首先，需要确定所需的时钟频率范围、精度要求、输入输出时钟信号的频率和相位关系等设计要求。 2. 找到合适的 IP 核：在选择 PLL 锁相环 IP 核时，需要考虑其提供的功能和性能是否满足设计要求。可以在 IP 核库中寻找并评估不同供应商提供的 IP 核。 3. IP 核配置：根据设计要求，配置 PLL 锁相环 IP 核的参数，如输入时钟频率、输出时钟频率、锁定时间、带宽等。这些参数可以通过配置寄存器或者使用专门的软件工具来实现。 4. 进行仿真和验证：使用电路设计工具对设计进行仿真和验证，确保 PLL 锁相环 IP 核按照预期工作，并满足设计要求。 5. 集成到设计中：将经过验证的 PLL 锁相环 IP 核集成到整个集成电路设计中，并与其他模块进行连接。 6. 布局和布线：根据设计规则和约束，进行布局和布线，确保信号传输的可靠性和稳定性。 7. 验证和调试：对整个设计进行验证和调试，确保 PLL 锁相环在实际应用中正常工作。 需要注意的是，不同供应商的 PLL 锁相环 IP 核可能有不同的配置方法和特性，具体的使用方法和步骤可能会有所差异。因此，在使用之前，建议参考供应商提供的文档和技术支持。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值