FPGA-逻辑门电路（与门）

一、简介

参考文档：正点原子（达芬奇 Pro 之 FPGA 开发指南）
与门的电路实现如下图所示：

与门的逻辑符号如下图所示：

与门的输入输出关系：

二、开发环境

Windows 11 64 位
vivado 2019.2
Xinlinx 黑金 FPGA 开发板（AX7A100t 开发板）

三、硬件设计

无

四、代码

`timescale 1ns / 1ps

//与门

module and_gate(
    input A,//输入A
    input B,//输入B
    output Y //输出Y
    );
    
//assign 相当于一条连线，输入 A 和输入 B 相与后连接输出 Y。
assign Y = A & B;

endmodule

`timescale 1ns / 1ps


module tb_and_gate();

reg A;
reg B;

wire Y;

initial begin
    A = 1'b0;
    B = 1'b0;
    #100
    A = 1'b0;
    B = 1'b1;
    #100
    A = 1'b1;
    B = 1'b0;
    #100
    A = 1'b1;
    B = 1'b1;
    #100
    A = 1'b0;
    B = 1'b0;
end

and_gate and_gate_inst(
    .A(A),
    .B(B),
    .Y(Y)
);

endmodule

五、Vivado 仿真验证

六、下载验证

无