![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电路
文章平均质量分 90
vegetable_birds123
这个作者很懒,什么都没留下…
展开
-
读书笔记:数字逻辑基础与verilog设计之数字系统设计流程01----------位计数电路设计
位计数电路概念:所谓位计数电路,就是对一个N位寄存器中1或者0的个数进行计数。例如:要统计一个四位寄存器data_in[3:0]='b1111中1的个数,将该数据输入位计数电路,会输出结果4。实现位计数电路步骤:一、首先使用自然语言来描述实现的过程1、要将data_in[3:0]每次向右移一位,取移位后的结果的最低位data_in[0];2、判断data_in[0]是否为1,如...原创 2018-11-06 22:00:06 · 1190 阅读 · 1 评论 -
基于FPGA的I2C协议实现
I²C(Inter-Integrated Circuit)即集成电路总线,它其实是I²C Bus简称,所以中文应该叫集成电路总线,它是一种串行通信总线,使用多主从架构,由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边设备而发展。I²C的正确读法为“I平方C”("I-squared-C"),而“I二C”("I-two-C")则是另一种错误但被广泛使用的读法。自2006年10月1...原创 2018-12-04 21:56:51 · 13282 阅读 · 6 评论 -
时序约束中常用概念及常用公式分析
1、寄存器的建立时间(Setup Time)和保持时间(Holdup Time)建立时间:时钟有效沿到达之前,数据需要保持稳定的时间。保持时间:时钟有效沿到达之后,数据需要保持稳定的时间。图1 建立时间和保持时间2、寄存器的恢复时间(Recovery Time)和清除时间(Remove Time)寄存器的恢复时间是复位信号从有效变无效的边沿与时钟有效沿之间的时间,也称为复位信...原创 2019-03-12 22:15:07 · 2067 阅读 · 0 评论 -
读书笔记------------------异步FIFO设计
FIFO经常用在跨时钟域处理多位位宽数据,实际使用中,我们一般是直接例化FIFO的IP核,通过调用IP核来实现FIFO的控制,很少有亲自下手写FIFO的。不过掌握如何自己写FIFO更能加深自己对FIFO的工作原理的理解。一、FIFO的设计FIFO包括同步FIFO和异步FIFO,对于FIFO的设计最大的难点在于如何准确的产生空满信号,使其空而不读,满而不写。对于同步FIFO来说,由于读写...原创 2019-05-07 22:28:38 · 1015 阅读 · 0 评论