FPGA按键消抖与亚稳态

设计目标：
令按键1按下，led灯以二进制形式加一，按键2按下时，led以二进制形式减一。
由于之前写过了驱动程序，现在要将其运用到硬件上实现，这里会引入一个问题，key_in为异步输入信号，会引入亚稳态问题。
若将key_in的值输入给D触发器，则D触发器的输出值就会发生振荡后稳定，该稳定状态就有可能是1，有可能是0，但在下一个时钟上升沿到来之前就会稳定下来，对于这种情况，就可以使用同步的两级D触发器，提高输出的稳定性。
采取方法如下：

reg key_in_s0,key_in_s1;//定义两个同步寄存器
//外部输入的异步信号的同步处理
always @(posedge Clk or negedge Rst_n)
	if(!Rst_n)begin
		key_in_s0 <= 1'b0;
		key_in_s1 <= 1'b0; 
	end
	else begin
		key_in_s0 <= key_in;
		key_in_s1 <= key_in_s0;//key_in_s1已经同步到系统时钟	
	end  

接下来，需要将key_in_s1作为输入信号，进行边沿检测

always@(posedge Clk or negedge Rst_n)
		if(!Rst_n)begin
			key_temp0 <= 1'b0;
			key_temp1 <= 1'b0;
		end
		else begin
			key_temp0 <= key_in_s1;	//这里key_in_s1为稳定信号
			key_temp1 <= key_temp0;
		end
//检测上升沿与下降沿（边沿检测）
		assign negdge = !key_temp0 & key_temp1;//组合逻辑输出值为1，则检测到下降沿
		assign pedge = key_temp0 & (!key_temp1);

（RTL图为寄存器合并之后的图像，观察不太明显，将0.1改为a.b后明显）