【40nm工艺库使用疑问记录】

1. ADE scale options

2. 模型参数文件

• 工艺库文件：l0040ll_v1p15_spe.mdl Model parameters file for 1.1V/2.5V MOS
• NMOS参数：model n11ll_ckt bsim4 type = n
  • 栅氧厚度：+toxe = 2.37e-009+dtoxe_n11ll
  • 阈值电压：+vth0 = 0.342677+dvth_n11ll+lpevth0_n11ll
  • 迁移率： +u0 = (0.02594+du0_n11ll)*lpeu0_n11ll
  • 速度饱和：+vsat = 1.102899e5
• PMOS参数：model p11ll_ckt bsim4 type = p
  • +toxe = 2.7e-009+dtoxe_p11ll
    。。。。。。

3. 五管OTA仿真结果记录

<1> self-gain

• 本征增益低，gm/Id为12时，L = 500n NMOS本征增益只有62.15左右。
  
• 选取NMOS长度为800n，此时selfgain为62左右。
• 3.3V 180nm NMOS长度为800n时，selfgain为121左右

<2> Id/W

• 取gm/Id为15，Id/W = 2.3389（输入管）

根据摆率取Id = SR×Cload。
SR = 25V/us，Cload=1pF。
Id1,2 = 25uA。
W = 25uA/2.3389=10.69

<3> 负载管

L = 1.6u，gm/id = 8 ，Id/W = 6.04205，已知Id = 25uA
求得W3,4 = 4.13u

---

continue

---

4. 版图问题

1. 多晶硅

• 间距大于0.1
  
• 需要被SN/SP enclosure
  

2. AA

• 和Poly之间间距为0.03
  

• 不在NW边界画NW
  

• AA 需被SN包围0.08
  

3. 密度问题

4. 通孔

• V1尺寸
  

• CT：不同线之间的CT间距大于0.11
  

5. NW

• NW 需要N+ pickup
  
• NW之间相距0.6
  
• NW最小宽度0.33
  

6. 金属

• 最小宽度70nm
• M1 最小包围0.2
  

其他问题

1. MD？
   

---