PCIe LTSSM状态机

已于 2023-08-02 14:40:46 修改
阅读量2.6k 收藏 27
点赞数 1
分类专栏： PCIE 文章标签： 服务器
于 2023-08-02 14:31:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43405280/article/details/132061459
版权

LTSSM状态机

LTSSM状态机涵盖了11个状态，包括Detect, Polling, Configuration, Recovery, L0, L0s, L1, L2, Hot Reset, Loopback, Disable。系统进行复位操作（Cold, Hot or Warm Reset）后，会自动进入Detect状态。

在这里插入图片描述

正常的PCIe链路训练状态转换流程依次是，Detect->Polling->Configuration->L0。L0是PCIe链路可以正常工作的电源状态。

LTSSM-Detect

Detect：检测远端阻抗以确定是否有设备
a) Detect.Quiet时，Tx处于Electrical Idle状态，LinkUp清0，以及其他复位动作
b) 只要有lane退出Electrical Idle，就进入Detect.Active，此时双方检测对端阻抗，确定对端是否有设备
c) 只要有某条/几条lane的双方均检测到对端有Rx，则进入Polling，其他没有检测成功的lane进入Electrical Idle，一条lane也没有则回到Quiet

在这里插入图片描述

LTSSM-Polling

Polling：发送和回复TS，bit lock，symbol lock，lane 极性在此阶段确定
TS(Training Sequences)用于初始化bit align，symbol align，交换参数。TS1主要检测PCIe链路配置信息，TS2确认TS1的检测结果
a)Polling.Active，Tx向对端发送TS1，对端Rx接收到TS1后通过其Loopback发送回来
b)当Rx收到8个连续的TS1或者收到8个TS2，这种情况下进入Polling.Configuration
c)Polling.Configuration：此时TX发送TS2（lane/link number为PAD，linkup为0）
d)当在Polling.Configuration时收到8个连续的TS2，并且在收到一个TS2之后再发出去16个TS2之后进入Configuration状态

在这里插入图片描述

LTSSM-Configuration

Configuration：Rx/Tx协商link number，lane number，（这步骤可以确定link width）当recovery出现错误没有进入L0也可能先进Configuration
首次从Polling进入Configuration时LinkUp=0，从recovery进入该状态是LinkUp=1
Configuration.Idle时，PCIe链路设置完毕，当收到对端8个Idle序列并且向对端发送16个Idle序列之后将LinkUp值1，数据链路层从DL_Inactive进入DL_Init，物理层进入L0

在这里插入图片描述

LTSSM-Recovery

Recovery：用于切换data rate，或者从L0经过Recovery.Rcvrlock再到Configuration去切换link width，此时bit lock（位锁），symbol lock（符号锁） 会重新建立

当PCIe链路需要重新训练时，进入Recovery状态。主要有以下几种情况：
(1) PCIe链路信号发现error，需要调整Bit Lock和Symbol Lock;
(2) 从L0s或者L1低功耗电源状态退出;
(3) Speed Change。因为第一次进入L0状态时，速率是2.5GT/s. 当需要进行速率调整5.0GT/s或者8.0GT/s时，需要进入Recovery状态进行Speed Change. 这个阶段，Bit Lock、Symbol Lock等都需要重新获取;
(4) 需要重新调整PCIe链路的Width;
(5) 软件触发retrain操作;
在这里插入图片描述
切换速率
1.设备希望切换速率，系统软件置directed_speed_change=1，然后进入Recovery.Rcvrlock，同时向对端发送TS1
2.对端收到8个speed_change bit=1的TS1后，也发送speed_change bit=1的TS1
3.两端设备连续接收8个TS1，且speed change bit和directed speed change bit相同,进入recovery.Rcvrcfg
4. Recovery.rcvrcfg：发送TS2序列进行同步（与polling.configuration阶段相同，TS2来同步两端的设备都进入xxxxcfg阶段）。通过比较speed_change位与directed_speed_change位是否相同，决定进入recovery.speed还是recovery.idle
5.如果标志位都是0表明切换过速率了，就进入recovery.idle，反之进入speed状态

切换带宽
L0进Recovery之后进configuration切换link width的情况也有
设备在L0时希望切宽度，系统软件置upconfigure_capable=1，设备进入recovery.rcvrlock，并且检测到directed_speed_change=0，说明是设备向切宽度而不是速度，然后进入configuration

Recovery.rcvrcfg时TS2的lane/link number不一致，会进入configuration

LTSSM-L0

L0：正常工作状态
L0进recovery的情况
当两端都支持高速率，并且系统软件置directed_speed_change=1
切link宽度，系统软件置upconfigure_capable=1
正常工作的lane中又收到对端发送TS1/TS2，说明对端想改速度或者宽度并进入recovery了
Link errors会导致LTSSM从L0跳转到Recovery
在PCIe链路中，只要一方进入recovery，对方就会收到TS1，两端都将进入recovery

L0s

L0s 是 ASPM（Active State Power Management）机制提供的第 1 级低功耗状态，该状态可以在较短的时间内切换到 L0 状态。当设备要从 L0 状态切换到 L0s 状态时，需要向外发送 EIOS。当设备要从 L0s 状态切换到 L0 状态时，需要向外发送多个 FTS，从而快速获取 Bit Lock 和 Symbol/Block Lock。

在这里插入图片描述

L1

L1 是 ASPM（Active State Power Management）机制提供的第 2 级低功耗状态，它的功耗比 L0s 低，但是需要更长的时间才能切换到 L0 状态。想要进入 L1 状态，位于 PCIe 总线两端的设备需要进行协商，然后同时进入 L1 状态。两种可能的方式如下：

ASPM 机制下硬件自动切换。当 Upstream Port 的硬件发现没有 TLP 或者 DLLP 需要再发送的时候，就会自动和 Downstream Port 进行协商进入 L1 状态。如果 Downstream Port 同意，则二者同时进入 L1 状态；如果 Downstream Port 拒绝，则 Upstream Port 会进入 L0s 状态。
电源管理软件通过命令将设备配置为低功耗状态（D1，D2，D3hot）。此时 Upstream Port 和 Downstream Port 上的设备同时进入 L1 状态。

在这里插入图片描述

L2

L2 状态是ASPM（Active State Power Management）机制提供的第 3 级低功耗状态，此时设备的主电源被关闭，从而达到更低的功耗。该状态下，几乎所有的逻辑都被关闭，只有一小部分使用 Vaux 供电的逻辑在工作，该部分逻辑可以用来发送 wakeup 事件。

支持 wakeup 功能的 Upstream Port 能向外发送一个低频信号，该信号称为 Beacon。Downstream Port 将 Beacon 信号转发给 Root Complex。通过 Beacon 或者 WAKE# 引脚，设备可以要求系统恢复它的主电源供电。

在这里插入图片描述

Loopback

该状态是用来测试的，但是协议并没有明确规定 Receiver 在该状态下做些什么。基本的操作很简单：设备 A 作为 Loopback Master，连续对外发送两个 TS1 Ordered Sets，并且 TS1 的 Training Control 区域的 Loopback 位需要设置为 1。设备 B 接收到连续两个 Loopback 位为 1 的 TS1 之后，就会进入 Loopback state，称为 Loopback Slave。Loopback Slave 会将收到的所有内容再发送给 Loopback Master，从而形成回环，验证链路的完整性。

在这里插入图片描述

LTSSM-Hot Reset

当某个PCIe设备发生错误时，有时候需要通过软件的方式对设备进行复位，这个方式就是Hot Reset。
Hot Reset触发之后，LTSSM会进入Recovery和Hot Reset状态，之后会到Detect状态，PCIe链路开始重新训练

LTSSM-Disable

用户可以通过设置修改Link Control寄存器，让PCIe链路出于Disabled状态
另外，如果我们把设备移除之后，同样也进入Disabled状态。当退出Disabled状态后，LTSSM回到Dectect，PCIe链路重新训练

LTSSM-总结

  1. Link Width协商只存在Configuration阶段，Recovery/L0无法改变

  2. Link Speed在Polling阶段都是2.5G，只会在Recovery阶段发生变化

  3. 切速度只会在recovery阶段，切宽度只会在configuration阶段

  4. LinkUp状态位在首次进入Configuration状态为0，之后Recovery/L0以及再次进入Configuration都是1

  5. 对于上游/下游端口，如果directed_speed_change变量从未记录过大于2.5 GT/s的数据速率支持，则不能将其设置为1,也就是说不能进行Link Speed的修改

  6. 对于下游端口，如果大于2.5 GT / s数据速率支持已经指出,下游端口必须设置directed_speed_change变量1

  7. Link training的时候只在2.5GT/s的状态下进行，之后到L0后进入recovery 切换到对应速率

  8. 带宽判断已经在Configuration阶段达成，如果切换带宽需要L0->Recovery->Configuration ，到configuration阶段再次带宽进行判断

奔跑的蜗牛super
关注
  • 1
    点赞
  • 踩
  • 27
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【PCIe】链路LTSSM状态机
smartvxworks的博客
08-21 475
我们知道，在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。我们接下来对这11个状态分别作一个简单的介绍。
【PCIE体系结构十三】LTSSM
highman110的博客
06-09 3832
详述PCIE物理层LTSSM各个状态
PCI Express --- LTSSM
智小星的博客
06-13 3139
LTSSM是指Link Training and Status State Machine，是PCIe物理层实现的，用于控制和管理PCIe总线上的数据链路。它提供了一组状态，以便设备进行链路训练和链接协商。在PCIe总线上，发送端和接收端需要进行链路训练，以便确定最佳的链接速度和链接宽度。LTSSM的作用是控制这个过程，并在链路训练期间跟踪链路状态和错误。
PCIe总线-RK3588 PCIe子系统简介（八）
最新发布
非专业业余程序员
06-15 1148
ITS port 1连接PCIe30X4(4L)和PCIe30X2(2L)控制器，PCIe30X4(4L)和PCIe30X2(2L)控制器使用PCIe3.0 PIPE PHY。ITS port 0连接PCIe30X1_0(1L0)、PCIe30X1_1(1L1)和PCIe30X1_2(1L2)控制器，PCIe30X1_0(1L0)和PCIe30X1_1(1L1)控制器可复用PCIe3.0 PIPE PHY和Combo PIPE PHY，PCIe30X1_2(1L2)只能使用Combo PIPE PHY。
浅析PCIe链路LTSSM状态机
热门推荐
存储随笔
01-07 7万+
  我们知道，在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。 LTSSM状态机涵盖了11个状态，包括Detect, Polling, Configuration, Recovery, L0,...
pcie bus error 解决_浅析PCIe链路LTSSM状态机
weixin_33474462的博客
01-11 4697
在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称时Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。LTSSM状态机涵盖了11个状态，包括Detect, Polling, Configuration, Recovery, L0, L0s, L1, L2...
PCIE 之LTSSM状态机解析
weixin_46272787的博客
01-23 2262
在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的之中。LTSSM 的顶层状态LTSSM 包含 11 个顶层状态：Detect、Polling、Configuration、Recovery、L0、L0s、L1、L2、Hot Reset、Loopback 和 Disable。
PCIe LTSSM(链路训练状态机Link Training and Status State Machine)
cy413026的博客
07-18 829
接口速度决定SSD的性能上限。为避免PCIe链路以较低的速率工作导致PCIe SSD性能下降（如PCIe 4.0的SSD以PCIe 1.0速率工作），自PCIe 2.0开始，PCIe SSD在初始化过程中，会在链路训练（Link Training）阶段进行链路信号质量、速率、链路宽度的调节，它由链路训练状态机（Link Training and Status State Machine，以下简称LTSSM）自动完成。在首次进入L0后，如果PCIe两端设备均支持更高的速率，则会进入Recovery状态。
PCIE-LTSSM总结
05-05
PCIE-LTSSM是PCI Express链路训练和状态机的缩写，负责链路训练链路初始化和训练过程。该过程配置和初始化设备的链路和端口，以便正常的数据包流量在链路上进行。 链路训练链路初始化和训练过程可以分为几个阶段： ...
PCIE_training.pdf
04-29
LTSSM状态机包括多个子状态，例如Detect、Polling、Configuration、L0、L1、L0s、L1等，每个子状态都有其特定的功能和时序要求。在链路训练过程中，PCIE设备会经历多个状态转换，直到达到链路的稳定状态。 在Detect...
pcie fpga actel
02-17
在Verilog中，你需要定义状态机来处理接收和发送的数据包，并确保正确实现Link Training and Status State Machine (LTSSM)。LTSSM是PCIe设备初始化的关键部分，它确保连接的稳定性和速度协商。 接下来，网络层主要...
介绍了PCIe 均衡概念、PCIe 收发端各均衡器原理，PCIe 均衡器系数动态协商
05-02
协商过程涉及训练序列、状态机转换以及错误检测机制，确保均衡系数的设置既满足物理层的要求，又符合协议标准。 总结： PCIe均衡技术是确保高速数据传输的关键，涵盖了从概念理解、信号补偿技术到均衡系数动态协商...
PCIe2.0 compliance testing
05-23
这包括了数据包的结构、命令的格式、状态机的运行以及错误处理机制的测试。协议测试不仅验证了设备的发送和接收能力，还检查了设备在不同工作模式下的表现，比如链路训练和状态管理（LTSSM）的进程。 ### 平台BIOS...
2.4.1 PCIe——物理逻辑层——链路训练状态机
知识，既贵，又便宜。
12-01 8637
该过程的主要目的是host在识别枚举PCIe设备之前，设备与主机在PCIe链路上都发生了什么事情，主要流程为上电后两侧根据PCIe总线协议进入LTSSM流程;该过程是一套硬件自动化的流程，链路双方自动协商速率和宽度，调节发送和接收参数，从而达到最佳信号质量。 根据信号完整性的不同，尽管Root port支持PCIe Gen3/4，但主板走线有问题，有干扰，可能只能Training出Gen2，甚至Gen1的速度来。
LTSSM
weixin_58083606的博客
04-15 408
PCIe 设备通过交换 LTSSM 号码来告知对方当前的状态，从而协商出最佳的通信参数。通常，在初始化时，两个设备会经过训练阶段，通过成功完成 LTSSM 状态转换来建立正常的链路连接。LTSSM 的状态由不同的状态码表示，每个状态码代表了特定的状态和动作。它是用来管理 PCIe 设备之间建立和维护通信链路的状态机。其主要目标是使各个设备能够以一致且可靠的方式进行通信，并确保链路的稳定性和性能。需要注意的是，LTSSM 是 PCIe 技术的一部分，与具体的硬件实现和 PCIe 规范有关。
PCIE & USB LTSSM
weixin_30897079的博客
03-11 621
pcie ltssm USB LTSSM 转载于:https://www.cnblogs.com/lybinger/p/10511835.html
PCIe之LTSSM-L0s
weixin_45176819的博客
09-07 690
PCIe；LTSSM；L0s；
PCIe 链路训练状态机（LTSSM）基础
程序员仓库
04-21 2万+
LTSSM：Link Training and Status State Machine 下图展示了 LTSSM 的顶层状态（顶层状态下包含子状态）： LTSSM 包含 11 个顶层状态：Detect、Polling、Configuration、Recovery、L0、L0s、L1、L2、Hot Reset、Loopback 和 Disable。这些状态可以分为 5 类： Link Training states（链路训练状态） Re-Training（Recovery）state（重训练状态） Sof
pcie的LTSSM状态机
09-14
PCIe的LTSSM状态机由Detect、Polling、Configuration、Disable、HotReset、Loopback、L0、L0s、L1、L2、Recovery组成。其中，Detect状态是链路层初始化的开始状态，用于检测是否存在可用的设备。在Polling状态下，主设备向所有从设备发送Poll消息，以确定是否有从设备可以配置。Configuration状态用于配置链路和设备的参数。Disable状态表示链路被禁用，可以通过设置修改Link Control寄存器达到这个状态。HotReset状态表示链路发生了热复位。Loopback状态用于测试链路的回环功能。L0、L0s、L1和L2状态是链路的不同功耗状态。L0状态表示链路处于全功耗状态，L0s是ASP（Active State Power Management）机制提供的第1级低功耗状态。L1和L2是更进一步的低功耗状态。Recovery状态用于恢复链路的正常工作。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值