PCIe之LTSSM-L0s

最新推荐文章于 2025-03-06 10:53:02 发布
最新推荐文章于 2025-03-06 10:53:02 发布
阅读量1.3k 收藏 4
点赞数 3
分类专栏： PCIe 文章标签： 硬件工程 信息与通信
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45176819/article/details/132710360
版权

LTSSM L0s

L0s状态是一个低功耗活动电源管理状态，从L0s状态转换到L0状态只需要很短的时间（因为LTSSM不经过Recovery）。

L0s Tx状态机

L0s Tx状态转换图如下所示：
在这里插入图片描述

Tx_L0s.Entry子状态

从L0进入

更高层控制PCIe设备进入L0s，可以通过链路上一段时间不活跃（不发送TLP、DLLP、PLP）所触发的超时机制来实现。

处于Tx_L0s.Entry

1 Tx发送EIOS，并且链路进入空闲状态。
2 Tx驱动0~3.6V的DC共模电压。

退出到Tx_L0s.Idle

50个UI（20ns）后退出到Tx_L0s.Idle，同时Tx驱动一个稳定的DC共模电压。

Tx_L0s.Idle子状态

从Tx_L0s.Entry进入

50个UI（20ns）后从Tx_L0s.Entry进入到Tx_L0s.Idle，同时Tx驱动一个稳定的DC共模电压。

处于Tx_L0s.Idle

1 链路处于电气空闲状态。
2 Tx的输出阻抗可能为低或者高。

退出到Tx_L0s.FTS

单向从Tx_L0s.Idle进入到Tx_L0s.FTS根据上层的指示（例如需要重新发包）

Tx_L0s.FTS子状态

从Tx_L0s.Idle进入

单向从Tx_L0s.Idle进入到Tx_L0s.FTS根据上层的指示（例如需要重新发包）

处于Tx_L0s.FTS

Tx开始发送FTS去重新训练对端的Rx，FTS的数量是由进入L0的时候对端发送过来的最后的TS里面的N_FTS数值决定的。（SPEC中规定如果在这个过程当中，Rx出现了timeout，可能可以选择在Recovery的时候增加N_FTS的数值来解决）如果Extended Synch bit设置，这个时候Tx必须发送4096个FTS而不是N_FTS个。

注：对于所有的速率，Tx在发送FTS之前，不能发送任何的SOS。对于5.0GT/s的速率，Tx在发送FTS之前，必须发送4~8个EIE symbols；对于128b/130b，Tx在发送FTS之前，必须发送一个EIEOS。

退出到L0

Tx一旦发送完了所有的FTSs，就会退出到L0。对于8b/10b编码方式，在所有配置的lanes上，Tx会在发完所有的FTS之后，发送一个SOS。对于128b/130b的编码方式，Tx会在发完所有的FTS之后，发送一个EIEOS，同时这个EIEOS后面会跟着SDS和数据流。

L0s Rx状态机

L0s Rx状态转换图如下所示：
在这里插入图片描述

Rx_L0s.Entry子状态

从L0进入

当Rx收到一个EIOS的时候（此时是支持L0s并且没有进入L1或者L2的指示），则进入Rx_L0s.Entry。

退出到 Rx_L0s.Idle

在TX_IDLE_MIN超时（20ns）的时候，从Rx_L0s.Entry退出到Rx_L0s.Idle。

Rx_L0s.Idle子状态

从Rx_L0s.Entry进入

在TX_IDLE_MIN超时（20ns）的时候，从Rx_L0s.Entry退出到Rx_L0s.Idle。

处于Rx_L0s.Idle

Rx此时处于电气空闲状态。

退出到Rx_L0s.FTS

Rx在检测到一个EIEOS后，则从Rx_L0s.Idle退出到Rx_L0s.FTS。

Rx_L0s.FTS子状态

从Rx_L0s.Idle进入

Rx在检测到一个EIEOS后，则从Rx_L0s.Idle退出到Rx_L0s.FTS。

处于Rx_L0s.FTS

在此状态下，Rx已经接收到了一个EIEOS，之后重新根据对端Tx发送过来的FTS进行Bit Lock和Symbol或者Block Lock。

退出到L0

如果所有配置的lane的Rx在8b/10b编码方式下收到一个SOS或者在128b/130b编码方式下收到SDS，则进入L0。

注：Rx在收到SOS或者SDS之后，必须能够立刻接收有效数据，并且在离开Rx_L0s.FTS之前必须完成lane-to-lane-de-skew。

退出到Recovery

如果在此状态下，不满足上述退出到L0的条件，则在N_FTS超时之后，Tx和Rx都会进入Recovery（对于Tx而言，此时可以允许其完成正在发送的TLP或者DLLP的发送）。

注：对于N_FTS超时问题，SPEC中建议增加N_FTS的数量减少再次发生的可能性。至于具体的数量，请查阅SPEC。

参考书籍

1 PCI Express® Base Specification Revision 5.0 Version 1.0
2 PCI Express Technology Comprehensive Guide to Generations 1.x, 2.x, 3.0

【PCIe】链路LTSSM状态机
smartvxworks的博客
08-21 895
我们知道，在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。我们接下来对这11个状态分别作一个简单的介绍。
[PCIE5.0] 4.2.6.6.1 L0s - Receiver L0s
系统固件工程师
01-10 318
L0s 是一种低功耗模式，接收端（Receiver）必须支持这个模式。如果端口在 Link Capabilities Register 中标明支持 ASPM（自动省电模式），那么接收端就会支持 L0s 状态。接收端也可以在没有广告支持的情况下实现 L0s。• L0s 是一种低功耗状态，接收端在没有数据传输时会进入该状态。• 当接收端检测到链路活动或超时后，它会从 Rx_L0s.Idle 状态转入 Rx_L0s.FTS 状态。
PCIE 4.0 L0s/L1/L2
xusong666的博客
03-01 3627
L0是PCIE设备正常工作的状态，当设备链路处于非工作状态可以跳转大相应的低功耗状态，L0s是一种可以快速恢复到L0的低功耗状态；L1必须经过Reovery状态才可以恢复到L0状态；L2需要从Detect开始逐步进入到L0状态。它们的恢复时间依次延长，与此对应便是降低功耗的等级越来越高。
RK3568 PCIe调试记录
CATTLE_L的博客
03-06 1177
RK3568 PCIe调试记录
pcie bus error 解决_浅析PCIe链路LTSSM状态机
weixin_33474462的博客
01-11 5188
在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称时Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。LTSSM状态机涵盖了11个状态，包括Detect, Polling, Configuration, Recovery, L0, L0s, L1, L2...
PCIe LTSSM状态机
奔跑的蜗牛的博客
08-02 3781
Link Width协商只存在Configuration阶段，Recovery/L0无法改变Link Speed在Polling阶段都是2.5G，只会在Recovery阶段发生变化切速度只会在recovery阶段，切宽度只会在configuration阶段LinkUp状态位在首次进入Configuration状态为0，之后Recovery/L0以及再次进入Configuration都是1。
PCIE 之LTSSM状态机解析
weixin_46272787的博客
01-23 3198
在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的之中。LTSSM 的顶层状态LTSSM 包含 11 个顶层状态：Detect、Polling、Configuration、Recovery、L0、L0s、L1、L2、Hot Reset、Loopback 和 Disable。
PCI Express --- LTSSM
智小星的博客
06-13 3539
LTSSM是指Link Training and Status State Machine，是PCIe物理层实现的，用于控制和管理PCIe总线上的数据链路。它提供了一组状态，以便设备进行链路训练和链接协商。在PCIe总线上，发送端和接收端需要进行链路训练，以便确定最佳的链接速度和链接宽度。LTSSM的作用是控制这个过程，并在链路训练期间跟踪链路状态和错误。
PCIe PHYMAC--LTSSM详细讲解
maxwell2ic的博客
08-22 8916
Phy layer框图 Byte striping of Tlp（transaction layer package），dllp（data link layer package），os（ordered set） 下面是典型的tlp，dllp，os的格式。 Ltssm Detect 检测电气连接 Pipe_txdetrx，差分线波形 检测端接阻抗，以确定是否有电气连接 Polling 实现bit lock Polling.active tx在gen1速率下至少发1024个ts1，让对端rx实现b
PCIe debug设计：锁存ltssm 状态机
IC小鸽的博客
04-27 752
PCIe debug设计
PCIe ltssm 链路训练过程调试
qq_44203026的博客
08-07 1086
what：本文记录调试pcie 5.0 ltssm状态机从reset之后到L0状态的整个过程。why：网上关于ltssm的资料，大部分是按照手册里面，一个一个状态机讲解。但是其实刚上手ltssm时，一般先考虑把他bring up起来，也就是到L0状态。这个过程其实不关心很多状态，比如说hot reset。所以按照bring up的思路总结一下ltssm的调试过程。
【PCIe 总线及设备入门学习专栏 2 -- PCIe 的 LTSSM 和 Enumeration】
CodingCos的博客
01-20 323
何谓枚举呢，其实枚举就是RC发现整个 PCIe拓扑结构的过程。PCIe作为一个局部总线设计，有着复杂的拓扑结构，只有知道了这个拓扑结构，才方便RC传递数据，路由数据。枚举过程中RC采用DFS（深度优先搜索）算法进行设备BDF的发现和分配，BDF这个三元组决定了PCIe设备的唯一性。
PCIe LTSSM(链路训练状态机Link Training and Status State Machine)
cy413026的博客
07-18 1518
接口速度决定SSD的性能上限。为避免PCIe链路以较低的速率工作导致PCIe SSD性能下降（如PCIe 4.0的SSD以PCIe 1.0速率工作），自PCIe 2.0开始，PCIe SSD在初始化过程中，会在链路训练（Link Training）阶段进行链路信号质量、速率、链路宽度的调节，它由链路训练状态机（Link Training and Status State Machine，以下简称LTSSM）自动完成。在首次进入L0后，如果PCIe两端设备均支持更高的速率，则会进入Recovery状态。
手把手教你学PCIE（2.1.22）--PCIe基本概念：链路训练和状态机（Link Training and Status State Machine, LTSSM）
MHD0815的博客
10-26 660
LTSSM 是 PCIe 链路训练的关键机制，通过多个状态和条件转换，确保发送端和接收端之间的链路正确建立和配置。每个状态都有特定的任务和条件转换，确保链路训练过程的顺利进行。：等待链路激活。：发送 TS1 序列，检测链路对端的存在。：发送和接收 TS1 序列，建立初步同步。：等待链路对端的响应。：发送和接收 TS1 序列，建立初步同步。：发送和接收 TS2 序列，配置链路参数。：进入 L0 状态，开始正常的数据传输。
ASPM介绍
fell_sky的博客
01-12 1万+
aspm是pcie的一种省电模式。涉及到的寄存器主要是pci配置空间的如下3个寄存器。 （以下已usb 3.0 控制器的pci配置空间为例子： 其中： link capabilities register [11:10]是活动状态链路的PM支持位。 [11:10] = 00保留。[11:10]=01表示支持L0s。[11:10]=10又保留了。[11:10]=11表示同时支持L0s和L1。设备也使用[14:12]和[17:15]来指示L0s和L1的退出延迟。 link control regis
【PCIE体系结构十三】LTSSM
highman110的博客
06-09 5429
详述PCIE物理层LTSSM各个状态
PCIe专题学习——5.0（总线电源管理）
笨蛋大乌龟的博客
08-24 3176
之前我们讲了对PCIe的一些基础概念作了一个宏观的介绍，了解了PCIe是一种封装分层协议（packet-based layered protocol),主要包括事务层（Transaction layer), 数据链路层（Data link layer)和物理层（Physical layer）一：电源管理PCIe总线的电源管理包括两方面的内容：一是基于软件控制的电源管理机制，这部分与PCI总线兼容；二是基于硬件控制的电源管理机制, 不需要Host端软件口控制，PCIe链路自主管理。
[PCIe]LTSSM与电源管理
热门推荐
Lenz_s_law的开发记录本
02-20 1万+
1. LTSSM LTSSM全称是Link Training and Status State Machine，有以下11个状态： Detect, Polling, Configuration, Recovery, L0, L0s, L1, L2, Hot Reset, Loopback, Disable 这些状态分为5大类： 1、链路训练状态（Link Training State）：D...
PCIe系列专题之五：PCIe总线电源管理
存储随笔
10-01 7171
当PCIe设备发送端决定进入L0s时，发送端会停止数据输出，并给接收端发送Ordered set "EIOS"，之后，发送端就进入Electrical Idle状态。4. 在前面的准备工作完成之后，此时就可以放心的给上游设备发送进入L1状态的请求咯。比如，进行DMA操作时，发送端一直处于工作状态L0，而接收端在长时间内无事可做，将自主进入L0s状态，此时不需要发送端同步进入L0s。因为发送TS1序列之后，设备退出Electrical Idle状态，也即退出L1，进入Recovery状态，进而回到L0状态。
PCIe 5.0 LTSSM 协议
最新发布
03-15
<think>好的，我现在需要处理用户关于PCIe 5.0 LTSSM协议的问题。首先，用户明确想了解协议的细节和实现方式。根据之前的引用内容，用户提到了引用[1]和[2]，但引用内容似乎与PCIe 5.0的具体细节关联不大，可能需要依赖现有的知识库或外部资料来补充。 首先，我应该回忆一下PCIe的基本知识。LTSSM（Link Training and Status State Machine）是PCIe中负责链路训练和状态管理的状态机，确保链路能够正确初始化并维持稳定连接。每个PCIe版本可能有不同的改进，比如速度提升或功能增强。PCIe 5.0相比前代，速率翻倍到32 GT/s，这对链路训练提出了更高要求。 接下来，需要分解LTSSM的关键状态。通常包括Detect、Polling、Configuration、Recovery等状态。需要确认PCIe 5.0是否引入了新的状态或修改了现有状态的行为。比如在Detect阶段，可能涉及到检测对端设备是否存在，而在Polling阶段则进行位锁定和符号同步。 另外，实现细节方面，可能涉及电气参数调整、时钟同步、均衡（Equalization）过程的优化。PCIe 5.0的高速率可能要求更复杂的均衡算法，比如在多个阶段进行预设调整，以补偿信号损耗。同时，LTSSM在错误恢复机制上是否有增强，比如更快的重试机制或更高效的状态转换流程，这些都需要考虑。 还需要考虑协议规范的具体文档，比如PCI-SIG发布的PCIe 5.0基础规范，其中详细定义了LTSSM的状态转换图和时序要求。用户可能需要参考这些官方文档获取最准确的信息。此外，实现时可能遇到的挑战，如信号完整性、功耗管理，以及如何验证LTSSM的正确性，也是需要提及的方面。 用户可能的问题包括LTSSM状态转换的具体条件、各阶段的时序参数、均衡过程的步骤、错误处理机制等。需要确保回答涵盖这些点，并建议官方文档或相关技术资源供进一步研究。同时，生成的相关问题应引导用户深入探讨实现挑战、调试方法或与其他版本的比较。</think>### PCIe 5.0 LTSSM协议详解 PCIe 5.0的**LTSSM（Link Training and Status State Machine）**是链路初始化、训练和维护的核心状态机，确保高速链路的稳定性和信号完整性[^1]。以下是关键细节和实现方式： --- #### 1. **LTSSM状态机结构** LTSSM包含11种主要状态，分为以下阶段： - **Detect**：检测对端设备是否存在（通过电气空闲检测）。 - **Polling**：同步符号和位锁定，协商链路速率（PCIe 5.0支持32 GT/s）。 - **Configuration**：协商链路宽度（如x16/x8/x4）和通道极性。 - **Recovery**：动态调整均衡参数以补偿信号损耗。 - **L0/L1/L2**：链路正常工作或低功耗状态。 $$ \text{状态转换示例：Detect} \rightarrow \text{Polling} \rightarrow \text{Configuration} \rightarrow \text{L0} $$ --- #### 2. **PCIe 5.0的关键改进** - **均衡增强**：支持**3阶均衡（Preset Coefficients）**，通过多阶段训练（Phase 2/3 Equalization）优化高频信号衰减[^2]。 - **时序约束**：Polling阶段超时缩短，适应更高速率下的快速同步。 - **错误恢复**：新增**Retimer支持**，延长物理层链路距离。 --- #### 3. **实现细节** - **电气层调整**：发射端（Tx）和接收端（Rx）需支持更高摆率和低抖动时钟。 - **均衡算法**：通过交换TS1/TS2有序集传递均衡预设值，例如： ```python # 伪代码示例：均衡参数协商 def equalization_phase(): while not convergence: tx_preset = calculate_preset(rx_coefficients) send_ts1_with_preset(tx_preset) rx_coefficients = receive_ts2() ``` - **验证挑战**：需通过眼图测试和误码率（BER）验证，确保BER < $10^{-12}$。 --- #### 4. **协议规范参考** - **官方文档**：PCI-SIG发布的《PCI Express Base Specification 5.0》第4章详细定义LTSSM流程。 - **调试工具**：使用协议分析仪（如Keysight U4301B）捕获LTSSM状态转换日志。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

芯芯之火，可以燎原

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值