双路视频同屏显示（拼接）-基于野火Zynq7020开发板

最新推荐文章于 2024-08-14 19:57:16 发布
最新推荐文章于 2024-08-14 19:57:16 发布
阅读量794 收藏 8
点赞数 11
分类专栏： FPGA学习 图像处理学习 文章标签： fpga开发 嵌入式硬件 图像处理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43431185/article/details/140051460
版权

前情提要

米联客FDMA驱动OV5640摄像头—基于野火Zynq7020开发板
本文在此基础上，实现了双路视频拼接。将ov5640输出的1024600的图像数据缩放为512600，分两路写入ddr3，并且显示在1024*600的RGB屏幕中。
纯FPGA也可以按此方法实现。

总体BLOCK DESIGN框架图

image.png

fdma_dbuf0设置

image.png

fdma_dbuf1设置

image.png

详解

拼接的基本原理是fdma0、fdma1分别写入两路数据，再由fdma0读出所有的数据。fdma1不进行读操作，只进行写操作。

fdma_dbuf0设置

写的基础地址可以随意设置，输入的为512600的视频数据，**其中W Xstride是 向每一行数据的第一个像素到下一个 起始像素的间隔大小 这里是 1024 ，由原理可知，fdma0需要读出所有的数据，因此输出设置为为1024600**

fdma_dbuf1设置

写的基础地址需要计算，计算方法见下图。fdma1不进行读，因此读设置随意。
c3302e8e07a951ae4e9b228350ecf3a.jpg

实现效果

d860ad0915049452c9e5a60778acc59.jpg
糊是摄像头垃圾。

有问题可以留言 或者https://www.cnblogs.com/fangrunze 中找我 来联系我

工程源码

链接: https://pan.baidu.com/s/1YKOgBRslxsxDJY66FcR-kw?pwd=4vh7 提取码: 4vh7 复制这段内容后打开百度网盘手机App，操作更方便哦

.carpe.diem.
关注
  • 11
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ZYNQ 领航者FPGA开发板ZYNQ7020核心板+开发地板PDF原理图+主要器件技术手册.zip
03-14
ZYNQ 领航者FPGA开发板ZYNQ7020核心板+开发地板PDF原理图+主要器件技术手册，包括： 0-ZYNQ_7010核心板原理图_V1.5.pdf 0-ZYNQ_7020核心板原理图_V1.5.pdf 0-领航者ZYNQ底板原理图_V2.6.pdf AD9708.pdf AMS1117.pdf ...
Xilinx zynq7020芯片开发板原理图
07-01
Xilinx Zynq-7020 芯片开发板原理图是基于 Xilinx 的 Zynq-7000 FPGA 的嵌入式系统开发板。该开发板拥有的功能包括 DDR3 内存、USB OTG、HDMI 接口、EEPROM、QSPI 闪存、SD 卡接口、LED 指示灯、USB TO UART、USB TO...
FPGA的HLS案例开发｜基于Kintex-7、Zynq-7045_7100开发板.pdf
02-19
本文基于创龙科技TLK7-EVM开发板，主要介绍HLS案例的使用说明.Xilinx Vivado HLS（High-Level Synthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件...
40_ZYNQ7020开发板RS485协议通信
09-08
标题中的“40_ZYNQ7020开发板RS485协议通信”表明了本次讨论的主题是基于ZYNQ7020 FPGA开发板实现RS485通信协议。ZYNQ7020是一款高度集成的系统级芯片（SoC），由Xilinx公司设计，它结合了ARM Cortex-A9双核处理器与...
zynq7020芯片手册 zynq7020clg400 pcb核心板电路图加PCB.zip
02-01
在C#标签下，虽然Zynq7020主要涉及硬件设计，但C#作为.NET框架下的高级编程语言，可用于开发运行在Zynq7020上基于ARM处理器的应用程序。通过软硬件协同设计，可以实现高效的系统级解决方案，例如，使用C#编写用户...
数字IC/FPGA校招宝典--笔试题（四）
lgk1996的博客
08-07 617
支持字节、半字节和字的传输。如果此时写指针也写到了7，那么二者一比较发现写“满”了，实际呢没有满，不过此时也会停止外部写入（传出了满的信号），这是不会对FIFO中的数据产生影响的，并且很快会恢复到“不满”。在进入到某一phase的时候，UVM会收集此phase提起的所有的objection（raise_objection），并且实时监测所有的objection是否已经撤销了（drop_objection），当发现所有的objection都已经撤销后，那么就会关闭此phase，开始进入下一个phase。
FPGA中BootROM的作用
weixin_41230430的博客
08-14 178
它的主要功能是在系统上电或复位时执行，初始化必要的硬件资源，并加载引导加载程序（如FSBL，即First Stage Boot Loader），为操作系统的启动做准备。它负责在系统上电或复位时执行基本的硬件初始化，并加载引导加载程序，为操作系统的启动做好准备。FSBL在接管控制权后，会继续执行更多的硬件初始化操作（如配置FPGA、初始化更多的外设等），并可能加载和执行第二阶段的引导加载程序（如SSBL，Second Stage Boot Loader）或直接加载操作系统镜像。三、BootROM的安全特性。
米联客-FPGA程序设计Verilog语法入门篇连载-04 Verilog语法_数据类型及表达式
米联客(milianke)
08-14 482
Verilog中主要有两种数据类型：变量(variable)和线网(net)。这两种数据类型主要区别在于它们的赋值(assign)和保持(hold)方式，它们代表了不同的硬件结构。 Verilog的表达式是将操作符合操作数结合起来产生一个结果，我们先来介绍操作符和操作数。
米联客-FPGA程序设计Verilog语法入门篇连载-10 Verilog语法_一般设计规范
米联客(milianke)
08-14 577
在verilog编程时需要注意以下几点： （1）时序电路建模时，用非阻塞赋值（
米联客-FPGA程序设计Verilog语法入门篇连载-08 Verilog语法_模块端口与例化
米联客(milianke)
08-14 257
本小节讲解Verilog语法的模块端口与例化的方法，需要掌握模块的端口的类型，以及有几种例化方式。 模块在介绍设计方法时有提到子模块，与此概念基本相通，但是在Verilog语法中，模块有一定的格式要求。 在一个模块中引用另一个模块，对其端口进行相关连接，叫做模块例化。模块例化建立了描述的层次。信号端口可以通过位置或名称关联，端口连接也必须遵循一些语法规则。
米联客-FPGA程序设计Verilog语法入门篇连载-09 Verilog语法_竞争与冒险
米联客(milianke)
08-14 131
在数字电路设计中，信号传输或者状态变换时在硬件电路上都会有一定的延时。 在组合逻辑电路中，不同路径的输入信号变化传输到同一点门级电路时，在时间上有先有后，这种先后所形成的时间差导致输出产生不应有的尖峰干扰脉冲的现象叫做竞争。 由于竞争的存在，输出信号需要经过一段时间才能达到期望状态，过渡时间内可能产生瞬间的错误输出，这种现象被称为冒险。 竞争不一定有冒险，但冒险一定会有竞争。
米联客-FPGA程序设计Verilog语法入门篇连载-13 Verilog语法_流水线设计
米联客(milianke)
08-14 111
流水线的基本思想是：把一个重复的过程分解为若干个子过程，每个子过程由专门的功能元件来实现。将多个处理过程在时间上错开，依次通过各功能段，这样每个子过程就可以与其他子过程并行进行。
米联客-FPGA程序设计Verilog语法入门篇连载-11 Verilog语法_函数与任务
米联客(milianke)
08-14 292
如果传给任务的变量值和任务完成后接收结果的变量已定义，就可以用一条语句启动任务，任务完成后控制就传回启动过程。如任务内部有定时控制，则启动的时间可以与控制返回的时间不同。任务可以启动其他任务，其他任务又可以启动别的任务，可以启动的任务数量不受限制。不管有多少任务启动，只有当所有的启动任务完成以后，控制才能返回。
米联客-FPGA程序设计Verilog语法入门篇连载-06 Verilog语法_时序控制与语句块
米联客(milianke)
08-14 241
Verilog 提供了两类时序控制方法：时延控制和事件控制。时延控制主要用于仿真，事件控制主要用于时序设计，分为边沿触发控制与电平敏感控制。
米联客-FPGA程序设计Verilog语法入门篇连载-12 Verilog语法_仿真文件设计
米联客(milianke)
08-14 108
Testbench文件内容往往包含以下几种： 信号变量声明。 时钟与复位信号的生成。 被测试模块接口信号的波形激励生成。 被测试模块的例化。 被测试模块接口数据的校验模块。 打印仿真信息。
米联客-FPGA程序设计Verilog语法入门篇连载-14 Verilog语法_同步与异步设计
最新发布
米联客(milianke)
08-14 279
数字电路设计中，一般认为，频率相同或频率比为整数倍、且相位相同或相位差为固定的两个时钟称为同步时钟。换句话说，时钟同源且频率比为整数倍的两个时钟为同步时钟。
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）
孤独的单刀
08-05 1457
FPGA设计之跨时钟域（CDC）设计篇（5）----同步FIFO的两种设计方法（计数器法/高位扩展法 | 手撕代码）
米联客-FPGA程序设计Verilog语法入门篇连载-01 Verilog语法_Verilog_HDL语言简介
米联客(milianke)
08-14 182
Verilog HDL是一种硬件描述语言，用于从算法级、门级电路到开关级电路的多种抽象设计层次的数字系统建模。被建模的数字系统的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
米联客-FPGA程序设计Verilog语法入门篇连载-03 Verilog语法_基础语法
米联客(milianke)
08-14 433
Verilog 语言是区分字符大小写的，排版格式比较自由，可以在一行内编写，也可跨多行编写。 每个语句必须以分号为结束符。空白符、换行、制表、空格都没有实际的意义，在编译阶段编译器会直接忽略。例如下面两中编程方式都是等效的。
xilinx fdma
01-20
Xilinx FDMA，即FPGA DMA（Direct Memory Access，直接内存访问）引擎，是一种用于数据传输的基于FPGA（Field-Programmable Gate Array，可编程逻辑门阵列）的硬件架构。它是Xilinx公司提供的一项创新技术，可以在FPGA中实现高性能的数据传输功能。 FDMA主要用于解决高带宽、低延迟、大数据量的数据传输需求。它通过采用全双工的数据通道，实现了先进的数据流水线处理，大大提升了数据传输效率。与传统的软件控制的DMA相比，Xilinx的FDMA在FPGA硬件中实现了数据传输的功能，不仅可以实现更高的吞吐量和低延迟，还可以减少CPU的负担，提升整个系统的性能。 在应用方面，Xilinx FDMA可以广泛应用于需要高速数据传输和处理的场景中。比如，在视频处理中，FDMA可以实现高清视频的流畅传输和实时处理，提供更好的用户体验；在网络通信中，FDMA可以实现高速数据包的接收和发送，提高网络传输的效率；在高性能计算中，FDMA可以实现大规模数据并行计算，加快计算速度。 总之，Xilinx FDMA是一项重要的创新技术，通过提供高性能的硬件数据传输引擎，可以满足各种高速、大容量数据传输的需求，为各个领域的应用提供更好的性能和效果。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值