循环控制（Python）

最新推荐文章于 2022-09-29 20:19:27 发布
最新推荐文章于 2022-09-29 20:19:27 发布
阅读量331 收藏 2
点赞数 3
分类专栏： Python 文章标签： python 循环控制 编程语言 循环 选择
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43520256/article/details/109020038
版权

所有编程语言在编写时都要遵守语言结构和流程控制，它们控制了整个程序运行的步骤。流程控制包括顺序控制，条件控制和循环控制。所谓顺序控制，就是从上到下，从文件头到文件尾依次指定每条语句

  • 流程控制之后的一行必须是有缩进的语法块。

if 判断

  • 每条if语句的核心都是一个值是“True”或“False”的表达式这种表达式被称为条件测试。
  • Python根据条件测试的值为T或F来决定是否执行if语句中的代码。 T则执行 ，F则忽略

if

  • 语句后的测试条件不止支持布尔类型，还可以使用数字 数字中，只有0是假，非零均为真
  • if语句后的测试条件如果为字符串，则只有字符串是空字符串时条件测试的结果是False，其余字符串都是True
  • 条件语句中，空列表，空元组，空字典也是False

else语句

  • 即当if的条件测试为False时执行else后面的语句，else是if语句的可选项，并且不一定非要有else。
  • else不能单独出现

elif语句

  • 有时候可能会需要测试多个条件，单纯的if…else并不能满足所有需求，就可以使用elif
  • elif也是if语句的可选项，同时也不可以单独出现
  • 程序一般是顺序执行的，Python提供了各种控制结构，允许更复杂的执行路径。循环允许我们多次执行相同的语句而不需要重复代码。
  • Python中主要有两种循环结构：while循环和for循环

while循环

while 表达式:
	语句1
	语句2
    ……
  • while循环语法格式，语句之前有缩进，不能省略
  • while循环后的表达式是条件测试，只有条件测试的结果是True时才会执行while循环体内的语句

for循环

for 变量 in 序列：
	语句1
	语句2
	……

  • 语法格式中的序列可以是列表、元组或可迭代对象。

  • range（）函数的第一种用法是从0开始输出到小于（）内的元素

  • 第二种用法是给定range函数的开始和结束数字，并且定义增长步进（默认为1）

break和continue语句

  • break语句的作用是立即跳出循环体，结束循环
  • continue语句的作用是跳过当前循环体执行之后的循环

pass语句

  • 在Python语句中的pass语句是空语句，其作用是保持程序的完整性。pass不做任何操作一般用作占位语句
  • 流程控制之后的一行必须是有缩进的语法块，然而有时候可能并不需要执行什么东西，或者编写程序的时候还没有想好要如何编写执行内容，这时候为了保证程序结构的完整性，就需要用到pass语句来占位

循环语句中的else

  • 在Python中，else也可以和while以及if组合出现，在while后的条件测试为 False时执行else语句
枳洛淮南✘
关注
  • 3
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
（1）D触发器verilog描述
kouq123的博客
11-18 6825
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
verilog 四舍五入_Verilog语言要素
weixin_28955629的博客
12-31 1691
Verilog HDL 中的标识符 (identifier) 可以是任意一组字母、数字、 $ 符号和 _( 下划线 ) 符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。以下是标识符的几个例子：CountCOUNT // 与 Count 不同。_R1_D2R56_68FIVE$转义标识符 (escaped identifier ) 可以在一条标识符中包含任何可打印字...
Verilog四舍五入
weixin_43475286的博客
01-21 1404
Verilog四舍五入 数据格式是7.1format： eg. ‘d3 = 'b0000_0011 实际是1.5 那么， REG_RNDMOD ? ({1'b0, COL_CNT} == ROW_XSTART[8:1] + {7'b0, ROW_XSTART[0]}) : ({1'b0, COL_CNT} == ROW_XSTART[8:1]) REG_RNDMOD = 1，四舍五入，即 ‘b0000_0001 + {7’b0,'b1} = 'b0000_0010 即，1.5~=2 REG_RNDMOD
有符号数四舍五入的verilog实现
hungtaowu的博客
09-29 1320
有符号数的四舍五入的verilog实现
Python for 循环 控制步长
热门推荐
RitaAndWakaka的博客
10-18 1万+
python中的for循环如何控制步长 1 2 for i in range(开始/左边界, 结束/右边界, 步长): print i 　　例如 1 2 for i in range(1, 10, 2): print i 　　等价于 1 for (i=1;i<=10;i+=2) 　　 结果 1 3 5...
Python控制流程之for循环
qq_39218260的博客
01-23 537
1.5 编程基础之循环控制 python版.rar
11-21
在Python编程中，循环控制是程序设计的基本构造之一，它允许我们反复执行一段代码，直到满足特定条件为止。本主题“1.5 编程基础之循环控制 python版”聚焦于如何在Python中使用循环来解决各种问题。通过分析压缩包...
Python循环语句
12-21
当我们需要打印乘法表时，可以使用嵌套循环，外层循环控制行，内层循环控制列： ```python for i in range(1, 10): for j in range(1, i+1): print('{}*{}={}'.format(i, j, i*j), end=' ') print() ``` 无限...
Python小程序 控制鼠标循环点击代码实例
09-18
本篇将详细讲解如何使用Python编写小程序来控制鼠标进行循环点击。 首先，我们需要引入必要的库。在本例中，使用了两个库：`ctypes` 和 `pyautogui`。`ctypes` 是Python的一个标准库，用于调用C语言编写的动态链接...
Python流程控制 while循环实现解析
09-18
主要介绍了Python流程控制 while循环实现解析,文中通过示例代码介绍的非常详细，对大家的学习或者工作具有一定的参考学习价值,需要的朋友可以参考下
详解Python 循环嵌套
09-16
Python中的循环嵌套是编程中一个重要的概念，它允许在一个循环内部嵌套另一个循环，这样可以实现更复杂的逻辑控制。循环嵌套分为两种主要类型：`for`循环嵌套和`while`循环嵌套。 首先，让我们来看看`for`循环嵌套...
有符号数的四舍五入（round）（verilog实现）
02-24 2803
用Verilog实现有符号的四舍五入 rtl round
Verilog对数据进行四舍五入（round）与饱和（saturation）截位
yan1111112的博客
07-05 1万+
一、引言 在利用Verilog写数字信号处理相关算法的过程中往往涉及到对数据的量化以及截位处理。而在实际项目中，一种比较精确的处理方式就是先对截位后的数据进行四舍五入（round），如果在四舍五入的过程中由于进位导致数据溢出，那么我们一般会对信号做饱和（saturation）处理。所谓饱和处理就是如果计算结果超出了要求的数据格式能存储的数据的最大值，那么就用最大值去表示这个数据，如果计算结果超出了要求的数据格式能存储的数据的最最小值，那么就用最小值去表示这个数据。这里先不给例子，下文会详细描述这种情况。 为
FPGA应用实验设计（一）
北辰-尘
07-23 2510
设计使用VHDL语言和FPGA进行组合逻辑电路，通过Quartus实现编程及电路仿真，涉及四舍五入判别电路，三开关控制电路，四选一选择器设计及3线-8线译码器设计。
FPGA截位操作
xiaoxiaoxianjia的博客
04-08 4861
MATLAB模拟不同的截位操作 FPGA里的截位问题 其实直接截位之所以出现直流分量可以这样直观的来认识：从matlab程序中也可以看出，对于FPGA信号截位来说，实际上就是向下取整；对于有符号数来讲，正数向下取整在数轴上是向原点零靠近，然后负数向下取整则是远离原点零了，这是因为负数以补码形式表示，它的补码所对应的无符号数经截位后向原点零靠近了，换算成有符号的负数时，则是远离原点零了。因此截位实际造成的效果是信号整体向负无穷方向平移了，即对于一个白噪声序列来讲，原本均值为零，截位后均值变为了负数。 常见
verilog 四舍五入_IEEE 754 round-to-nearest-even Verilog代码
weixin_34434843的博客
12-23 2793
IEEE 754 round-to-nearest-evenIEEE 754浮点数标准里面，对于取整的规定："浮点数的舍入任何有效数上的运算结果，通常都存放在较长的暂存器中，当结果被放回浮点格式时，必须将多出来的位元丢弃。有多种方法可以用来执行舍入作业，实际上IEEE标准列出4种不同的方法：舍入到最接近：会将结果舍入为最接近且可以表示的值。这是缺省的近似方法。朝+∞方向舍入：会将结果朝正无限大的方...
XILINX FPGA数字信号处理——3、数字的表示和运算的实现
weixin_45878159的博客
05-14 548
XILINX FPGA数字信号处理——3、数字的表示和运算的实现 一个字节的有符号数源码可以有两种方式表示0，即：00000000，表示+0，而10000000，表示-0。补码解决了0有多种表示的问题以及需要循环进位的问题。 ...
西北工业大学cpSkill平台Python作业NOJ（前二十题）
weixin_43520256的博客
10-17 7870
仅供参考 （下边有31-50及61-90） 31-40传送门： 41-50传送门： 61-70传送门： 71-80传送门： 81-90传送门： # # 1 # print("Hello World") # # 2 # a = int(input()) # b = int(input()) # print(a + b) # # 3 # a = float(input()) # b = int(input()) # print(round(a,b)) # # 4 # a = int(input())
西北工业大学cpSkill平台Python作业NOJ（51-60）
weixin_43520256的博客
10-29 3835
前20传送门：https://blog.csdn.net/weixin_43520256/article/details/109137288 21-30传送门：https://blog.csdn.net/weixin_43520256/article/details/109137366 41-50传送门：https://blog.csdn.net/weixin_43520256/article/details/109137411 61-70传送门：https://blog.csdn.net/weixin_4
python 循环控制
最新发布
06-19
Python 中的循环控制主要由两种结构构成：`for` 循环和 `while` 循环。 1. **for** 循环：`for` 循环通常用于遍历序列（如列表、元组或字符串）或其他可迭代对象中的元素。例如： ```python for item in [1, 2, 3]...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

枳洛淮南✘

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值