如何设计好的ISP

1）all SRAM outside ,集中管理 ，通过interface 传输过来
2）logic No clock gate
3) offline带id , 支持数量可变，最多32. inline snr flag可变，最多8
4）SRAM必须reg in & reg out
5) V2, f = 400M ~1G , 可以支持到1G
6) isp pipeline 必须无glue logic , 与c model完全对应。能随机跑。与clock/reset相关的都 放在wrapper层。