静态时序分析精华

数据到达时间：

锁存时钟到达时间：

数据需求时间：（锁存时钟到达时间-建立时间）

建立时间余量：

最高运行时钟频率：

数据结束时间：（数据到达时间+1个时钟周期）

数据需保持时间：（锁存时钟到达时间+保持时间）

Data required finish time = Clock Arrival time + Th = Latch + Tclk2 + Th

保持时间余量：（数据结束时间 - 数据需保持时间）

HOLD slack  = Tclk1 + Tco + Tdata + Tcycle – (Latch + Tclk2 +Th)

                      = Tclk1 + Tco + Tdata + Tcycle – (Tcycle + Tclk2 +Th)

= Tclk1 + Tco + Tdata -Tclk2 -Th

保持时间余量和时钟周期没有关系，使保持时间余量，增大数据路径上的传输延时

时钟偏斜：

在讲解建立时间余量和保持时间余量的时候，还出现了一个新的时间参数，名为Tskew，中文一般称之为时钟偏斜。 通过图示相信大家马上就能知道该参数的物理意义了，所谓时钟偏斜， 就是时钟到达目的寄存器和源寄存器的时间差值，这个值有可能为正，也有可能为负。 为正就表示时钟先到达源寄存器， 为负就表示时钟先到达目的寄存器。 Tskew的计算方法为： Tskew = Tclk2 – Tclk1。我们在最终进行时序分析的时候，一般都是使用 Tskew这个值，而不再是使用 Tclk2 和 Tclk1 分别计算。