PCI Express 布线规范

PCI Express 布线规范

2020年12月28日14:01:46

1. PCI Express互联

• 每个通道有两对差分信号：传输对TXP/TXN，接收对 RXP/RXN，信号嵌有时钟；

• 外部带有参考时钟，参考时钟固定100MHZ；

• layout关键是最小化互连损耗和抖动

1.1 叠层和参考面

• 更厚的介质层和更宽的走线将会减少损耗，微带差分线会比带状差分线产生更大的阻抗变化；
• 信号对应避免参考平面的不连续，譬如分割和空隙

1.2 走线

• 差分信号的内部耦合和增加与周边的信号间距有助于减少有害串扰的影响和电磁干扰（EMI）的影响;

1.3 长度和长度匹配

• PCB 的每英寸走线可能会引进 1皮秒至 5皮秒的抖动预算和 0.35 分贝至 0.50 dB 的损耗(要看PCIE协议版本);
• 差分对中 2 条走线的长度的差距限制在最多 5 mil，没有传输差分对和接收差分对长度匹配的要求，如图1；
• PCI-E 需要在发射端和接收端之间交流耦合，并且耦合电容一般是紧靠发射端